PCT

ВСЕМИРНАЯ ОРГАНИЗАЦИЯ ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ Международное бюро

ВОИСЛ

МЕЖДУНАРОДНАЯ ЗАЯВКА, ОПУБЛИКОВАННАЯ В СООТВЕТСТВИИ С ДОГОВОРОМ О ПАТЕНТНОЙ КООПЕРАЦИИ (РСТ)

(51) Международная классификация изобретения ⁶: G06F 15/18, 17/16, G06T 1/40, G06F 7/38, 7/50, 7/52, 7/544

A1

(11) Номер международной публикации:

WO 99/66419

(43) Дата международной публикации:

23 декабря 1999 (23.12.99)

(21) Номер международной заявки:

PCT/RU98/00449

(22) Дата международной подачи:

31 декабря 1998 (31.12.98)

(30) Данные о приоритете:

98110876

16 июня 1998 (16.06.98)

RU

(71) Заявитель (для всех указанных государств, кроме US): ЗАКРЫТОЕ АКЦИОНЕРНОЕ ОБЩЕСТВО НАУЧНО-ТЕХНИЧЕСКИЙ ЦЕНТР «МОДУЛЬ» [RU/RU]; 125319 Москва, 4-я ул. 8-го Марта, д. 3 (RU) [ZAKRYTOE AKTSIONERNOE OBSCHESTVO NAUCHNO-TEKHNICHESKY TSENTR «MODULE», Moscow (RU)].

(72) Изобретатели; и

(75) Изобретатели / Заявители (только для US): ЧЕР-НИКОВ Владимир Михайлович [RU/RU]; 109382 Москва, ул. Краснодонская, д. 14, кв. 108 (RU) [CHERNIKOV, Vladimir Mikhailovich, Moscow (RU)]. ВИКСНЕ Павел Евгеньевич [RU/RU]; 111396 Москва, Зелёный пр., д. 64, кв. 148 (RU) [VIKSNE, Pavel Evgenievich, Moscow (RU)]. ФОМИН Дмитрий Викторович [RU/RU]; 115547 Москва, ул. Бирюлёвская, д. 58/3, кв. 1270 (RU) [FOMIN, Dmitry Viktorovich, Moscow (RU)]. ШЕВЧЕНКО Павел Александрович [RU/RU]; 125167 Москва, ул. Планетная, д. 14, кв. 8 (RU) [SHEVCHENKO, Pavel Alexandrovich, Moscow (RU)]. ЯФРАКОВ Михаил Фёдорович [RU/RU]; 123622 Москва, Пятницкое шоссе, д. 42, кв. 64 (RU) [YAFRAKOV, Mikhail Fedorovich, Moscow (RU)].

- (74) Areht: ЗАКРЫТОЕ АКЦИОНЕРНОЕ ОБЩЕСТВО «ПАТЕНТНЫЙ ПОВЕРЕННЫЙ»; 111250 Москва, ул. Авиамоторная, д. 53, (RU) [ZAKRYTOE AKTSIONERNOE OBSCHESTVO «PATENT ATTORNEY», Moscow (RU)].
- (81) Указанные государства: AT, AU, BY, CA, CH, CN, CZ, DE, DK, EE, ES, FI, GB, HU, IL, JP, KR, LT, LU, LV, NO, NZ, PT, RO, SE, SG, TR, UA, US, евразийский патент (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), европейский патент (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

Опубликована


С отчётом о международном поиске.

(54) Title: NEUROPROCESSEUR, DEVICE FOR CALCULATING SATURATION FUNCTIONS, CALCULATION DEVICE AND ADDER

(54) Название изобретения: НЕЙРОПРОЦЕССОР, УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ НАСЫ-ЖЕНИЯ, ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО И СУММАТОР

(57) Abstract

The present invention, which comprises several aspects, pertains to the field of calculation techniques and may be used for the emulation of neural networks as well as for the digital processing of signals. The length of the results can be modified by programming, thus increasing the yield of the neuroprocessor. The neuroprocessor includes six registers, a shift register, an AND element, two magazine-type memory units, a switch, a multiplexer, two devices for calculating saturation functions, a calculation device as well as an adder for carrying out operations on the vectors of data of the programmable length. The vector of the input operands of the programmable length can be processed simultaneously, thus increasing the yield of the device for calculating saturation functions. This device includes circuits for generating and propagating reports, up to two multiplexers as well as one EXCLUSIVE OR, EQUIVALENCE, AND-NO and EXCEPT element in each position. The functional capacities of the calculation device are further enhanced. The calculation device includes the following members: a delay element; N/2 EXCEPT logic elements; N/2 decipherers of the multiplier positions; an N-position shift register in which each position comprises an EXCEPT element, a multiplexer and a trigger, and a multiplication matrix which comprises N columns for N/2 cells. Each cell includes two triggers, an EXCEPT element, a circuit for generating the position of a partial product, a single-position adder and a multiplexer. Two vectors of the input operands of the programmable length can be simultaneously added, thus increasing the yield of the adder. The adder includes a report generation circuit, up to two EXCEPT elements as well as a semi-adder and an EXCLUSIVE OR element in each position.



Группа изобретений относится к области вычислительной техники и может быть использована для эмуляции нейронных сетей и цифровой обработки сигналов. Повышение производительности нейропроцессора достигается за счет обеспечения возможности программно изменять разрядности результатов. Нейропроцессор содержит шесть регистров, сдвиговый регистр, элемент И, два блока памяти магазинного типа, коммутатор, мультиплексор, два устройства для вычисления функций насышения, вычислительное устройство и сумматор для выполнения операций над векторами данных программируемой разрядности. Повышение производительности устройства для вычисления функций насышения обеспечивается за счет возможности одновременной обработки вектора входных операндов программируемой разрядности. Данное устройство содержит схемы формирования и распространения переносов. а также по два мультиплексора и по одному элементу ИСКЛЮЧАЮЩЕЕ ИЛИ, РАВ-НОЗНАЧНОСТЬ, И-НЕ и ЗАПРЕТ в каждом разряде. Функциональные возможности вычислительного устройства расширены. Вычислительное устройство содержит элемент задержки, N/2 логических элементов ЗАПРЕТ, N/2 дешифраторов разрядов множителя. N-разрядный сдвиговый регистр, каждый разряд которого состоит из элемента ЗАПРЕТ, мультиплексора и триггера, и матрицу умножения, содержащую N столбцов по N/2 ячеек, каждая из которых состоит из двух триггеров, элемента 3A-ПРЕТ, схемы формирования разряда частичного произведения, одноразрядного сумматора и мультиплексора. Повышение производительности сумматора достигается за счет возможности сложения двух векторов входных операндов программируемой разрядности. Сумматор содержит схему формирования переносов, а также по два элемента ЗАПРЕТ и по одному полусумматору и элементу ИСКЛЮЧАЮЩЕЕ ИЛИ в каждом разряде.

исключительно для целей информации

Коды, используемые для обозначения стран-членов РСТ на титульных листах брошюр, в которых публикуются международные заявки в соответствии с РСТ.

| AL | Албания | GE | Грузия | MR | Мавритания |
|------------------------|----------------------|------------------------|-------------------------|---------------|---------------------------|
| \mathbf{AM} | Армения | GH | Гана | MW | Малави |
| AT | Австрия | GN | Гвинея | MX | Мексика |
| AU | Австралия / | GR | Греция | NE | Нигер |
| AZ | Азербайджан | HU | Венгрия | NL | Нидерланды |
| BA | Босния и Герцеговина | IE | Ирландия | NO | Норвегия |
| BB | Барбадос | IL | Израиль | NZ | Новая Зеландия |
| \mathbf{BE} | Бельгия | IS | Исландия | PL | Польша |
| \mathbf{BF} | Буркина-Фасо | IT | Италия | \mathbf{PT} | Португалия |
| \mathbf{BG} | Болгария | JР | кинопК | RO | Румыния |
| \mathbf{BJ} | Бенин | KE | Кения | RU | Российская Федерация |
| \mathbf{BR} | Бразилия | KG | Киргизстан | SD | Судан |
| BY | Беларусь | KP | Корейская Народно-Демо- | SE | Швеция |
| | Канада | | кратическая Республика | SG | Сингапур |
| CF | Центрально-Африканс- | $\mathbf{K}\mathbf{R}$ | Республика Корея | SI | Словения |
| | кая Республика | KZ | Казахстан | SK | Словакия |
| CG | Конго | LC | Сент-Люсия | SN | Сенегал |
| CH | Швейцария | LI | Лихтенштейн | SZ | Свазиленд |
| CI | Кот-д Ивуар | | Шри Ланка | TD | Чад |
| CM | Камерун | LR | Либерия | TG | Toro |
| CN | Китай | LS | Лесото | TJ | Таджикистан |
| CU | Куба | LT | Литва | TM | Туркменистан |
| CZ | Чешская Республика | LU | Люксембург | TR | Турция |
| DE | Германия | LV | Латвия | TT | Тринидад и Тобаго |
| DK | Дания | MC | Монако | UA | Украина |
| $\mathbf{E}\mathbf{E}$ | Эстония | MD | Республика Молдова | UG | Уганда |
| ES . | Испания | MG | Мадагаскар | US | Соединенные Штаты Америки |
| FI | Финляндия | MK | Бывшая югославская | UZ | Узбекистан |
| \mathbf{FR} | Франция | | Республика Македония | VN | Вьетнам |
| GA | Габон | ML | Мали | YU | Югославия |
| GB | Великобритания | MN | Монголия | ZW | Зимбабве |
| | - | | | | |

WO 99/66419 PCT/RU98/00449

Нейропроцессор, устройство для вычисления функций насыщения, вычислительное устройство и сумматор.

ОБЛАСТЬ ТЕХНИКИ.

Группа изобретений относится к области вычислительной техники и может быть использована для эмуляции нейронных сетей и цифровой обработки сигналов в реальном масштабе времени.

ПРЕДШЕСТВУЮЩИЙ УРОВЕНЬ ТЕХНИКИ.

Известен нейропроцессор [Основные направления разработки аппаратных средств реализации нейросетевых алгоритмов / Иванов Ю.П. и др. (Тезисы докладов Второй Всероссийской конференции "Нейрокомпьютеры и их применение", Москва, 14.02.1996) // Нейрокомпьютер. - 1996. - №1,2. - С.47-49], содержащий регистр входных данных и четыре нейронных узла, каждый из которых состоит из сдвигового регистра, регистра весовых коэффициентов, восьми умножителей, схемы многооперандного сложения и блока для вычисления пороговой функции.

Такой нейропроцессор в каждом такте выполняет взвешенное суммирование фиксированного числа входных данных для фиксированного числа нейронов независимо от реального диапазона значений входных данных и их весовых коэффициентов. При этом каждое входное данное, так же как и каждый весовой коэффициент, представляется в виде операнда фиксированной разрядности, определяемой разрядностью аппаратных узлов нейропроцессора.

Наиболее близким является нейропроцессор [US, № 5278945, кл. 395/27, 1994], содержащий три регистра, мультиплексор, блок памяти магазинного типа, операционное устройство для вычисления скалярного произведения двух векторов данных программируемой разрядности с прибавлением накапливаемого результата и устройство для вычисления нелинейной функции.

На входы такого нейропроцессора подаются вектора входных данных и вектора их весовых коэффициентов. В каждом такте нейропроцессор выполняет взвешенное суммирование нескольких входных данных для одного нейрона путем вычисления скалярного произведения вектора входных данных на вектор весовых коэффициентов. Причем нейропроцессор поддерживает обработку векторов, разрядность отдельных составляющих которых может быть программно выбрана из ряда фиксиро-

30

10

15

20

10

15

20

25

30

ванных значений. С уменьшением разрядности отдельных входных данных и весовых коэффициентов увеличивается их количество в каждом векторе и тем самым повышается производительность нейропроцессора. Однако, разрядность получаемых результатов фиксирована и определяется разрядностью аппаратных узлов нейропроцессора.

Известно цифровое устройство ограничения числа по модулю [SU, № 690477, кл. G 06 F 7/38, 1979], содержащее три регистра, сумматор, два преобразователя кодов, два блока анализа знаков, блок коррекции, две группы элементов И и группу элементов ИЛИ. Такое устройство позволяет за 2N тактов вычислять функции насыщения для вектора из N входных операндов.

Наиболее близким является устройство для вычисления функций насыщения [US, № 5644519, кл. 364/736.02, 1997], содержащее мультиплексор, компаратор и два индикатора насыщения. Такое устройство позволяет за N тактов вычислять функции насыщения для вектора из N входных операндов.

Известно вычислительное устройство [US, № 5278945, кл. 395/27, 1994], содержащее умножители, сумматоры, регистры, мультиплексор и блок памяти магазинного типа. Данное устройство позволяет за один такт вычислить скалярное произведение двух векторов, каждый из которых содержит по М операндов, и за N тактов выполнить умножение матрицы, содержащей N х М операндов, на вектор, состоящий из М операндов.

Наиболее близким является вычислительное устройство [US, № 4825401, кл. 364/760, 1989], содержащее 3N/2 логических элементов И, N/2 дешифраторов разрядов множителя по алгоритму Бута, матрицу умножения из N столбцов по N/2 ячеек, каждая из которых состоит из схемы формирования разряда частичного произведения по алгоритму Бута и одноразрядного сумматора, 2N-разрядный сумматор, N/2 мультиплексоров, N/2 дополнительных схем формирования разряда частичного произведения по алгоритму Бута и N/2 логических элементов импликации. Данное устройство позволяет за один такт перемножить два N-разрядных операнда или перемножить поэлементно два вектора, каждый из которых содержит по два (N/2)-разрядных операнда.

Известно устройство для сложения векторов операндов программируемой разрядности [US, № 5047975, кл. 364/786, 1991], содержащее сумматоры и логические элементы ЗАПРЕТ.

10

15

20

25

30

Наиболее близким является сумматор [US, № 4675837, кл. 364/788, 1987], содержащий схему формирования переносов и в каждом своем разряде - полусумматор и логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. Данный сумматор позволяет за N тактов выполнить сложение двух векторов, состоящих из N операндов каждый.

РАСКРЫТИЕ ИЗОБРЕТЕНИЯ.

Нейропроцессор содержит первый, второй, третий, четвертый, пятый и шестой регистры, сдвиговый регистр, логический элемент И, первый и второй блоки памяти магазинного типа, первое и второе устройства для вычисления функций насыщения, вычислительное устройство, имеющее входы разрядов вектора первых операндов, входы разрядов вектора вторых операндов, входы разрядов вектора третьих операндов, входы установки границ данных в векторах первых операндов и результатов, входы установки границ данных в векторах вторых операндов, входы установки границ данных в векторах третьих операндов, первый и второй входы управления загрузкой векторов третьих операндов в первый блок памяти, вход управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти и выходы разрядов вектора первых и вектора вторых слагаемых результатов операции сложения вектора первых операндов с произведением вектора вторых операндов на матрицу третьих операндов, хранящуюся во втором блоке памяти, сумматор, коммутатор с трех направлений в два и мультиплексор, причем первые информационные входы разрядов коммутатора с трех направлений в два, информационные входы первого блока памяти магазинного типа, первого, второго, третьего и четвертого регистров и параллельные информационные входы сдвигового регистра поразрядно объединены и подключены к соответствующим разрядам первой входной шины нейропроцессора, каждый разряд второй входной шины которого соединен с вторым информационным входом соответствующего разряда коммутатора с трех направлений в два, первый выход каждого разряда которого соединен с входом соответствующего разряда вектора входных операндов первого устройства для вычисления функций насыщения, управляющий вход каждого разряда которого соединен с выходом соответствующего разряда второго регистра, второй выход каждого разряда коммутатора с трех направлений в два соединен с входом соответствующего разряда вектора входных операндов второго устройства для вычисления функций насыщения, управляющий вход каждого разряда которого соединен с выходом соответствующего разряда третьего регистра, выход каждого разряда первого регистра соединен с первым ин-

10

15

20

25

30

формационным входом соответствующего разряда мультиплексора, второй информационный вход каждого разряда которого соединен с выходом соответствующего разряда вектора результатов первого устройства для вычисления функций насыщения, выход каждого разряда мультиплексора соединен с входом соответствующего разряда вектора первых операндов вычислительного устройства, вход каждого разряда вектора вторых операндов которого соединен с выходом соответствующего разряда вектора результатов второго устройства для вычисления функций насыщения, информационные выходы первого блока памяти магазинного типа соединены с входами соответствующих разрядов вектора третьих операндов вычислительного устройства, выход каждого разряда вектора первых слагаемых результатов операции сложения вектора первых операндов с произведением вектора вторых операндов на матрицу третьих операндов, хранящуюся во втором блоке памяти, которого соединен с входом соответствующего разряда вектора первых слагаемых сумматора, вход каждого разряда вектора вторых слагаемых которого соединен с выходом соответствующего разряда вектора вторых слагаемых результатов операции сложения вектора первых операндов с произведением вектора вторых операндов на матрицу третьих операндов, хранящуюся во втором блоке памяти, вычислительного устройства, каждый вход установки границ данных в векторах первых операндов и результатов которого соединен с выходом соответствующего разряда пятого регистра и с соответствующим входом установки границ данных в векторах слагаемых и сумм сумматора, выход каждого разряда вектора сумм которого соединен с соответствующим информационным входом второго блока памяти магазинного типа, каждый информационный выход которого подключен к соответствующему разряду выходной шины нейропроцессора и соединен с третьим входом соответствующего разряда коммутатора с трех направлений в два, выход каждого разряда четвертого регистра соединен с информационным входом соответствующего разряда пятого регистра и соответствующим входом установки границ данных в векторах третьих операндов вычислительного устройства, каждый вход установки границ данных в векторах вторых операндов которого соединен с выходом соответствующего разряда шестого регистра, информационный вход каждого разряда которого соединен с выходом соответствующего разряда сдвигового регистра, последовательные информационные вход и выход которого объединены и подключены к первому входу управления загрузкой векторов третьих операндов в первый блок памяти вычислительного устройства и к первому входу элемента И, выход которого соWO 99/66419 PCT/RU98/00449

5

единен с входом управления чтением первого блока памяти магазинного типа, второй вход элемента И, вход управления сдвигом сдвигового регистра и второй вход управления загрузкой векторов третьих операндов в первый блок памяти вычислительного устройства объединены и подключены к соответствующему управляющему входу нейропроцессора, вход управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти вычислительного устройства и входы управления пятого и шестого регистров объединены и подключены к соответствующему управляющему входу нейропроцессора, управляющие входы коммутатора с трех направлений в два, мультиплексора, первого, второго, третьего и четвертого регистров, входы управления записью сдвигового регистра и первого блока памяти магазинного типа и входы управления чтением и записью второго блока памяти магазинного типа и входы управления чтением и записью второго блока памяти магазинного типа являются соответствующими управляющими входами нейропроцессора, выходами состояния первого и второго блоков памяти магазинного типа являются выходами состояния нейропроцессора.

В нейропроцессоре может применяться вычислительное устройство, содержащее сдвиговый регистр, выполняющий за один такт арифметический сдвиг всех операндов хранящегося в нем N-разрядного вектора на Ј разрядов влево, где Ј - минимальная величина, которой кратны разрядности данных в векторах вторых операндов вычислительного устройства, элемент задержки, первый блок памяти, имеющий порт ввода магазинного типа и содержащий N/J ячеек для хранения N-разрядных данных, второй блок памяти, содержащий N/J ячеек для хранения N-разрядных данных, N/J блоков умножения, каждый из которых умножает N-разрядный вектор данных программируемой разрядности на Ј-разрядный множитель, и схему сложения векторов, формирующую двухрядный код суммы N/J+1 векторов данных программируемой разрядности, причем входы разрядов вектора третьих операндов вычислительного устройства подключены к информационным входам сдвигового регистра, выходы которого соединены с информационными входами первого блока памяти, выходы каждой ячейки которого соединены с информационными входами соответствующей ячейки второго блока памяти, выходы каждой ячейки которого соединены с входами разрядов вектора множимых соответствующего блока умножения, входы разрядов множителя которого подключены к входам соответствующей Ј-разрядной группы разрядов вектора вторых операндов вычислительного устройства, выходы каждого блока умножения соединены с входами разрядов соответствующего вектора слагаемых схемы

10

15

20

25

10

15

20

25

30

сложения векторов, входы разрядов (N/J+1)-го вектора слагаемых которой подключены к входам разрядов вектора первых операндов вычислительного устройства, входы установки границ данных в векторах третьих операндов которого подключены к соответствующим входам установки границ данных в векторах операндов сдвигового регистра, вход режима работы которого подключен к первому входу управления загрузкой векторов третьих операндов в первый блок памяти вычислительного устройства, второй вход управления загрузкой векторов третьих операндов в первый блок памяти которого подключен к тактовому входу сдвигового регистра и входу элемента задержки, выход которого соединен с входом управления записью первого блока памяти, вход управления записью второго блока памяти подключен к входу управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти вычислительного устройства, каждый вход установки границ данных в векторах вторых операндов которого подключен к входу знаковой коррекции соответствующего блока умножения, входы установки границ данных в векторах первых операндов и результатов вычислительного устройства подключены к входам установки границ данных в векторах множимых и результатов каждого блока умножения и к входам установки границ данных в векторах слагаемых и результатов схемы сложения векторов, выходы разрядов векторов первых и вторых слагаемых результатов которой являются соответствующими выходами вычислительного устройства.

В описанном выше нейропроцессоре каждое из устройств для вычисления функций насыщения может содержать регистр входных данных, информационные входы которого являются входами соответствующих разрядов вектора входных операндов этого устройства, вычислительное устройство может содержать регистр входных данных, информационные входы которого являются входами соответствующих разрядов векторов первых и вторых операндов вычислительного устройства, сумматор может содержать регистр входных данных, информационные входы которого являются соответствующими входами сумматора.

Устройство для вычисления функций насыщения содержит схему распространения переносов и схему формирования переносов, а каждый из N разрядов устройства содержит первый и второй мультиплексоры и логические элементы ИСКЛЮ-ЧАЮЩЕЕ ИЛИ, РАВНОЗНАЧНОСТЬ, И-НЕ и ЗАПРЕТ, причем вторые информационные входы первого и второго мультиплексоров и первый вход элемента ИСКЛЮ-ЧАЮЩЕЕ ИЛИ каждого разряда устройства объединены и подключены к входу со-

WO 99/66419 PCT/RU98/00449

ответствующего разряда вектора входных операндов устройства, выход каждого разряда вектора результатов которого подключен к выходу первого мультиплексора соответствующего разряда устройства, прямой вход элемента ЗАПРЕТ и первые входы элементов И-НЕ и РАВНОЗНАЧНОСТЬ каждого разряда устройства объединены и подключены к соответствующему управляющему входу устройства, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и прямой вход элемента ЗАПРЕТ q-го разряда устройства соединены соответственно с вторым входом элемента ИСКЛЮЧАЮШЕЕ ИЛИ и инверсным входом элемента ЗАПРЕТ (q-1)-го разряда устройства, первый информационный вход второго мультиплексора которого соединен с выходом переноса в (Nq+2)-й разряд схемы распространения переносов (где q=2,3,...,N), выход элемента И-НЕ п-го разряда устройства соединен с входом распространения переноса через (Nn+1)-й разряд схемы формирования переносов, выход переноса в (N-n+2)-й разряд которой соединен с управляющим входом первого мультиплексора п-го разряда устройства, выход элемента ЗАПРЕТ которого соединен с управляющим входом второго мультиплексора этого же разряда устройства, входом генерации переноса в (N-n+1)-м разряде схемы формирования переносов и инверсным входом распространения переноса через (N-n+1)-й разряд схемы распространения переносов, вход переноса из (Nn+1)-го разряда которой соединен с выходом второго мультиплексора n-го разряда устройства (где n=1,2,...N), входы начальных переносов схемы распространения переносов и схемы формирования переносов, второй вход элемента ИСКЛЮЧАЮШЕЕ ИЛИ, инверсный вход элемента ЗАПРЕТ и первый информационный вход второго мультиплексора N-го разряда устройства объединены и подключены к шине логического нуля, а в каждом разряде устройства выход второго мультиплексора соединен с вторым входом элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с первым информационным входом первого мультиплексора, а выход элемента ИСКЛЮ-ЧАЮЩЕЕ ИЛИ соединен с вторым входом элемента И-НЕ этого же разряда устройства.

В частных случаях применения устройства для вычисления функций насыщения, когда предъявляются жесткие требования по минимизации аппаратных затрат, в схеме распространения переносов выход переноса в q-й разряд соединен с входом переноса из (q-1)-го разряда (где q=2,3,...,N), а схема формирования переносов содержит по N логических элементов И и ИЛИ, причем каждый вход распространения переноса через соответствующий разряд схемы формирования переносов подключен к первому

5

10

15

20

25

10

15

20

25

30

входу соответствующего элемента И, выход которого соединен с первым входом соответствующего элемента ИЛИ, второй вход и выход которого подключены соответственно к входу генерации переноса в соответствующем разряде схемы формирования переносов и выходу переноса в этот же разряд схемы формирования переносов, второй вход первого элемента И является входом начального переноса схемы формирования переносов, второй вход q-го элемента И соединен с выходом (q-1)-го элемента ИЛИ (где q=2,3,...,N).

Вычислительное устройство содержит N/2 дешифраторов разрядов множителя, N/2 логических элементов ЗАПРЕТ, элемент задержки, N-разрядный сдвиговый регистр, каждый разряд которого состоит из логического элемента ЗАПРЕТ, мультиплексора и триггера, и матрицу умножения из N столбцов по N/2 ячеек, каждая из которых состоит из логического элемента ЗАПРЕТ, схемы формирования разряда частичного произведения, одноразрядного сумматора, мультиплексора, первого и второго триггеров, выполняющих функции ячеек памяти соответственно первого и второго блоков памяти устройства, причем вход каждого разряда вектора первых операндов устройства подключен к второму входу одноразрядного сумматора первой ячейки соответствующего столбца матрицы умножения, первый вход одноразрядного сумматора каждой ячейки которой соединен с выходом схемы формирования разряда частичного произведения этой же ячейки матрицы умножения, управляющие входы мультиплексоров и инверсные входы элементов ЗАПРЕТ всех ячеек каждого столбца которой объединены и подключены к соответствующему входу установки границ данных в векторах первых операндов и результатов устройства, каждый вход установки границ данных в векторах вторых операндов которого подключен к инверсному входу соответствующего элемента ЗАПРЕТ, выход которого соединен с первым входом соответствующего дешифратора разрядов множителя, соответствующие управляющие входы схем формирования разряда частичного произведения і-х ячеек всех столбцов матрицы умножения объединены и подключены к соответствующим выходам і-го дешифратора разрядов множителя, второй и третий входы которого подключены к входам соответственно (2i-1)-го и (2i)-го разрядов вектора вторых операндов устройства (где i=1,2,...,N/2), прямой вход ј-го элемента ЗАПРЕТ соединен с третьим входом (j-1)-го дешифратора разрядов множителя (где j=2,3,...,N/2), вход каждого разряда вектора третьих операндов устройства подключен к второму информационному входу мультиплексора соответствующего разряда сдвигового регистра, первый информаци-

10

15

20

25

30

онный вход которого соединен с выходом элемента ЗАПРЕТ этого же разряда сдвигового регистра, первый инверсный вход которого подключен к соответствующему входу установки границ данных в векторах третьих операндов устройства, второй инверсный вход элемента ЗАПРЕТ q-го разряда сдвигового регистра соединен с первым инверсным входом элемента ЗАПРЕТ (q-1)-го разряда сдвигового регистра (где q=2,3,...,N), прямой вход элемента ЗАПРЕТ г-го разряда сдвигового регистра соединен с выходом триггера (г-2)-го разряда сдвигового регистра (где r=3,4,...,N), управляющие входы мультиплексоров всех разрядов сдвигового регистра объединены и подключены к первому входу управления загрузкой векторов третьих операндов в первый блок памяти устройства, входы синхронизации триггеров всех разрядов сдвигового регистра и вход элемента задержки объединены и подключены к второму входу управления загрузкой векторов третьих операндов в первый блок памяти устройства, выход мультиплексора каждого разряда сдвигового регистра соединен с информационным входом триггера этого же разряда сдвигового регистра, выход которого соединен с информационным входом первого триггера последней ячейки соответствующего столбца матрицы умножения, выход первого триггера і-й ячейки каждого столбца матрицы умножения соединен с информационным входом первого триггера (j-1)-й ячейки этого же столбца матрицы умножения (где j=2,3,...,N/2), входы синхронизации первых триггеров всех ячеек матрицы умножения объединены и подключены к выходу элемента задержки, входы синхронизации вторых триггеров всех ячеек матрицы умножения объединены и подключены к входу управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти устройства, второй информационный вход схемы формирования разряда частичного произведения ій ячейки q-го столбца матрицы умножения соединен с выходом элемента ЗАПРЕТ і-й ячейки (q-1)-го столбца матрицы умножения (где i=1,2,...,N/2 и q=2,3,...,N), второй вход одноразрядного сумматора ј-й ячейки каждого столбца матрицы умножения соединен с выходом суммы одноразрядного сумматора (j-1)-й ячейки этого же столбца матрицы умножения (где j=2,3,...,N/2), третий вход одноразрядного сумматора j-й ячейки q-го столбца матрицы умножения соединен с выходом мультиплексора (j-1)-й ячейки (q-1)-го столбца матрицы умножения (где j=2,3,...,N/2 и q=2,3,...,N), третий вход одноразрядного сумматора ј-й ячейки первого столбца матрицы умножения соединен с третьим выходом (j-1)-го дешифратора разрядов множителя (где j=2,3,...,N/2), выход суммы одноразрядного сумматора последней ячейки каждого

10

15

20

25

30

столбца матрицы умножения является выходом соответствующего разряда вектора первых слагаемых результатов устройства, выход мультиплексора последней ячейки (q-1)-го столбца матрицы умножения является выходом q-го разряда вектора вторых слагаемых результатов устройства (где q=2,3,...,N), первый разряд вектора вторых слагаемых результатов которого подключен к третьему выходу (N/2)-го дешифратора разрядов множителя, второй инверсный и прямой входы элемента ЗАПРЕТ первого разряда и прямой вход элемента ЗАПРЕТ второго разряда сдвигового регистра, вторые информационные входы схем формирования разряда частичного произведения всех ячеек первого столбца матрицы умножения, третьи входы одноразрядных сумматоров первых ячеек всех столбцов матрицы умножения и прямой вход первого элемента ЗАПРЕТ объединены и подключены к шине логического нуля, а в каждой ячейке матрицы умножения выход первого триггера соединен с информационным входом второго триггера, выход которого соединен с прямым входом элемента ЗА-ПРЕТ и первым информационным входом схемы формирования разряда частичного произведения, третий управляющий вход которой соединен с вторым информационным входом мультиплексора, первый информационный вход которого соединен с выходом переноса одноразрядного сумматора этой же ячейки матрицы умножения.

Сумматор содержит схему формирования переносов, а в каждом из N своих разрядов - полусумматор, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй логические элементы ЗАПРЕТ, причем вход каждого разряда вектора первых слагаемых сумматора и вход соответствующего разряда вектора вторых слагаемых сумматора подключены соответственно к первому и второму входам полусумматора соответствующего разряда сумматора, инверсные входы первого и второго элементов ЗАПРЕТ каждого разряда сумматора объединены и подключены к соответствующему входу установки границ данных в векторах слагаемых и сумм сумматора, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ каждого разряда которого является выходом соответствующего разряда вектора сумм сумматора, выход первого элемента ЗАПРЕТ каждого разряда сумматора соединен с входом распространения переноса через соответствующий разряд схемы формирования переносов, вход генерации переноса в каждом разряде которой соединен с выходом второго элемента ЗАПРЕТ соответствующего разряда сумматора, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ q-го разряда сумматора соединен с выходом переноса в q-й разряд схемы формирования переносов (где q=2,3,...,N), вход начального переноса которой и второй вход элемента ИСКЛЮ- WO 99/66419 PCT/RU98/00449

11

ЧАЮЩЕЕ ИЛИ первого разряда сумматора подключены к шине логического нуля, а в каждом разряде сумматора выход суммы полусумматора соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и прямым входом первого элемента ЗАПРЕТ, а выход переноса полусумматора соединен с прямым входом второго элемента ЗА-ПРЕТ этого же разряда сумматора.

КРАТКОЕ ОПИСАНИЕ ФИГУР ЧЕРТЕЖЕЙ.

На фиг.1 приведена блок-схема нейропроцессора, на фиг.2 - общий вид функций насыщения, формируемых устройствами для вычисления функций насыщения, на фиг.3 - модель слоя нейронной сети, эмулируемой нейропроцессором, на фиг.4 - блок-схема вычислительного устройства, на фиг.5 - схема устройства для вычисления функций насыщения векторов данных программируемой разрядности, на фиг.6 - схема формирования переносов, которая может применяться в устройстве для вычисления функций насыщения, на фиг.7 - схема вычислительного устройства, на фиг.8 - примеры схемотехнической реализации дешифратора разрядов множителя и схемы формирования разряда частичного произведения по алгоритму Бута, применяемых в вычислительном устройстве, на фиг.9 - схема сумматора векторов данных программируемой разрядности.

Нейропроцессор, блок-схема которого представлена на фиг.1, содержит первый 1, второй 2, третий 3, четвертый 4, пятый 5 и шестой 6 регистры, сдвиговый регистр 7, логический элемент И 8, первый 9 и второй 10 блоки памяти магазинного типа, коммутатор с трех направлений в два 11, мультиплексор 12, первое 13 и второе 14 устройства для вычисления функций насыщения, каждое из которых имеет входы разрядов вектора входных операндов 15, управляющие входы 16 и выходы разрядов вектора результатов 17, вычислительное устройство 18, имеющее входы разрядов вектора первых 19, вектора вторых 20 и вектора третьих 21 операндов, входы установки границ данных в векторах первых операндов и результатов 22, в векторах вторых операндов 23 и векторах третьих операндов 24, первый 25 и второй 26 входы управления загрузкой векторов третьих операндов в первый блок памяти, вход управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти 27 и выходы разрядов вектора первых 28 и вектора вторых 29 слагаемых результатов операции сложения вектора первых операндов с произведением вектора вторых операндов на матрицу третьих операндов, хранящуюся во втором блоке памя-

5

10

15

20

25

15

20

25

30

ти, и сумматор 30, имеющий входы разрядов вектора первых 31 и вектора вторых 32 слагаемых, входы установки границ данных в векторах слагаемых и сумм 33 и выходы разрядов вектора сумм 34. Нейропроцессор имеет первую 35 и вторую 36 входные шины и выходную шину 37. Управляющие входы 38 коммутатора с трех направлений в два 11, управляющий вход 39 мультиплексора 12, управляющий вход 40 первого регистра 1, управляющий вход 41 второго регистра 2, управляющий вход 42 третьего регистра 3, управляющий вход 43 четвертого регистра 4, вход управления записью 44 сдвигового регистра 7, вход управления записью 45 первого блока памяти магазинного типа 9, входы управления записью 46 и чтением 47 второго блока памяти магазинного типа 10 и указанные выше управляющие входы 26 и 27 вычислительного устройства 18 являются соответствующими управляющими входами нейропроцессора. Выходы состояния 48 первого блока памяти магазинного типа 9 и выходы состояния 49 второго блока памяти магазинного типа 10 являются выходами состояния нейропроцессора.

На фиг.2 представлен общий вид функций насыщения, реализуемых нейропроцессором

На фиг.3 представлена модель слоя нейронной сети, реализуемой предлагаемым нейропроцессором.

На фиг. 4 приведена блок-схема одной из возможных реализаций вычислительного устройства 18 для выполнения операций над векторами данных программируемой разрядности, содержащего сдвиговый регистр 50, выполняющий за один такт арифметический сдвиг всех операндов хранящегося в нем N-разрядного вектора на J разрядов влево, где J - минимальная величина, которой кратны разрядности данных в векторах вторых операндов вычислительного устройства 18, элемент задержки 51, первый блок памяти 52, имеющий порт ввода магазинного типа и содержащий N/J ячеек для хранения N-разрядных данных, второй блок памяти 53, содержащий N/J ячеек для хранения N-разрядных данных, N/J блоков умножения 54, каждый из которых умножает N-разрядный вектор данных программируемой разрядности на J-разрядный множитель, и схему сложения векторов 55, формирующую двухрядный код суммы N/J+1 векторов данных программируемой разрядности.

Устройство для вычисления функций насыщения, схема которого представлена на фиг. 5, имеет входы разрядов вектора входных операндов 15, управляющие входы 16 и выходы разрядов вектора результатов 17. Каждый из N разрядов 56 данного

10

15

20

25

устройства содержит первый 57 и второй 58 мультиплексоры, логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 59, РАВНОЗНАЧНОСТЬ 60, И-НЕ 61 и ЗАПРЕТ 62. В состав устройства входят также схема распространения переносов 63, имеющая вход начального переноса 64, инверсные входы распространения переноса через отдельные разряды 65, входы переноса из отдельных разрядов 66 и выходы переноса в отдельные разряды 67, и схема формирования переносов 68, имеющая вход начального переноса 69, входы распространения переноса через отдельные разряды 70, входы генерации переноса в отдельных разрядах 71 и выходы переноса в отдельные разряды 72.

В качестве схем 63 и 68 в устройстве для вычисления функций насыщения могут использоваться различные схемы распространения и формирования переносов, применяемые в параллельных сумматорах.

В простейшем варианте схемы распространения переносов 63 выход переноса в q-й разряд 67 соединяется с входом переноса из (q-1)-го разряда 66 (где q=2,3,...,N)

На фиг.6 приведена простейшая схема формирования переносов, содержащая по N логических элементов И 73 и ИЛИ 74. Каждый вход распространения переноса через соответствующий разряд 70 схемы подключен к первому входу соответствующего элемента И 73, выход которого соединен с первым входом соответствующего элемента ИЛИ 74, второй вход и выход которого подключены соответственно к входу генерации переноса в соответствующем разряде 71 и выходу переноса в этот же разряд 72 схемы. Второй вход первого элемента И 73 является входом начального переноса 69 схемы, а второй вход q-го элемента И 73 соединен с выходом (q-1)-го элемента ИЛИ 74 (где q=2,3,...,N).

Вычислительное устройство, схема которого представлена на фиг. 7, имеет входы разрядов вектора первых 19, вектора вторых 20 и вектора третьих 21 операндов, входы установки границ данных в векторах первых операндов и результатов 22, в векторах вторых операндов 23 и в векторах третьих операндов 24, первый 25 и второй 26 входы управления загрузкой векторов третьих операндов в первый блок памяти, вход управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти 27 и выходы разрядов векторов первых слагаемых результатов 28 и векторов вторых слагаемых результатов 29. Данное устройство содержит сдвиговый регистр 50, элемент задержки 51, N/2 логических элементов ЗАПРЕТ 75, N/2 дешифраторов разрядов множителя 76, матрицу умножения 77 из N столбцов по N/2 ячеек в каждом. Каждый разряд сдвигового регистра 50 содержит логический элемент 3А-

10

15

20

25

30

ПРЕТ 78, мультиплексор 79 и триггер 80. Каждая ячейка матрицы умножения 77 содержит первый 81 и второй 82 триггеры, выполняющие функции ячеек памяти соответственно первого и второго блоков памяти устройства, логический элемент ЗА-ПРЕТ 83, схему формирования разряда частичного произведения 84, одноразрядный сумматор 85 и мультиплексор 86. Причем на фиг.7 нумерация столбцов ячеек матрицы умножения 77 выполнена справа налево, а нумерация ячеек в столбцах ячеек матрицы умножения 77 - сверху вниз.

На фиг. 8 приведены примеры схемотехнической реализации дешифратора разрядов множителя 76 и схемы формирования разряда частичного произведения 84 в соответствие с модифицированным алгоритмом Бута. Дешифратор разрядов множителя 76 содержит логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 87, РАВНОЗНАЧНОСТЬ 88 и ИЛИ-НЕ 89. Схема формирования разряда частичного произведения 84 содержит логические элементы И 90 и 91, ИЛИ 92 и ИСКЛЮЧАЮЩЕЕ ИЛИ 93.

Сумматор, схема которого представлена на фиг.9, имеет входы разрядов вектора первых 31 и вектора вторых 32 слагаемых, входы установки границ данных в векторах слагаемых и сумм 33 и выходы разрядов вектора сумм 34. Каждый из N разрядов 94 сумматора содержит полусумматор 95, логический элемент ИСКЛЮЧАЮ-ЩЕЕ ИЛИ 96, первый 97 и второй 98 логические элементы ЗАПРЕТ. В состав сумматора входит также схема формирования переносов 99.

ВАРИАНТЫ ОСУЩЕСТВЛЕНИЯ ИЗОБРЕТЕНИЯ.

Нейропроцессор, блок-схема которого представлена на фиг 1, содержит первый 1, второй 2, третий 3, четвертый 4, пятый 5 и шестой 6 регистры, сдвиговый регистр 7, логический элемент И 8, первый 9 и второй 10 блоки памяти магазинного типа, коммутатор с трех направлений в два 11, мультиплексор 12, первое 13 и второе 14 устройства для вычисления функций насыщения, каждое из которых имеет входы разрядов вектора входных операндов 15, управляющие входы 16 и выходы разрядов вектора результатов 17, вычислительное устройство 18, имеющее входы разрядов вектора первых 19, вектора вторых 20 и вектора третьих 21 операндов, входы установки границ данных в векторах первых операндов и результатов 22, в векторах вторых операндов 23 и векторах третьих операндов 24, первый 25 и второй 26 входы управления загрузкой векторов третьих операндов в первый блок памяти, вход управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти 27 и выходы разрядов вектора первых 28 и вектора вторых 29 слагаемых

WO 99/66419 PCT/RU98/00449

15

результатов операции сложения вектора первых операндов с произведением вектора вторых операндов на матрицу третьих операндов, хранящуюся во втором блоке памяти, и сумматор 30, имеющий входы разрядов вектора первых 31 и вектора вторых 32 слагаемых, входы установки границ данных в векторах слагаемых и сумм 33 и выходы разрядов вектора сумм 34. Нейропроцессор имеет первую 35 и вторую 36 входные шины и выходную шину 37. Управляющие входы 38 коммутатора с трех направлений в два 11, управляющий вход 39 мультиплексора 12, управляющий вход 40 первого регистра 1, управляющий вход 41 второго регистра 2, управляющий вход 42 третьего регистра 3, управляющий вход 43 четвертого регистра 4, вход управления записью 44 сдвигового регистра 7, вход управления записью 45 первого блока памяти магазинного типа 9, входы управления записью 46 и чтением 47 второго блока памяти магазинного типа 10 и указанные выше управляющие входы 26 и 27 вычислительного устройства 18 являются соответствующими управляющими входами нейропроцессора. Выходы состояния 48 первого блока памяти магазинного типа 9 и выходы состояния 49 второго блока памяти магазинного типа 10 являются выходами состояния нейропроцессора.

Первые информационные входы разрядов коммутатора с трех направлений в два 11, информационные входы первого блока памяти магазинного типа 9, первого 1, второго 2, третьего 3 и четвертого 4 регистров и параллельные информационные входы сдвигового регистра 7 поразрядно объединены и подключены к первой входной шине 35 нейропроцессора, разряды второй входной шины 36 которого соединены с вторыми информационными входами соответствующих разрядов коммутатора с трех направлений в два 11. Первые выходы разрядов коммутатора с трех направлений в два 11 соединены с входами соответствующих разрядов вектора входных операндов 15 первого устройства для вычисления функций насыщения 13, управляющие входы 16 разрядов которого соединены с выходами соответствующих разрядов второго регистра 2. Вторые выходы разрядов коммутатора с трех направлений в два 11 соединены с входами соответствующих разрядов вектора входных операндов 15 второго устройства для вычисления функций насыщения 14, управляющие входы 16 разрядов которого соединены с выходами соответствующих разрядов третьего регистра 3. Выходы разрядов первого регистра 1 соединены с первыми информационными входами соответствующих разрядов мультиплексора 12, вторые информационные входы разрядов которого соединены с выходами соответствующих разрядов вектора результа-

5

10

15

20

25

10

15

20

25

30

тов 17 первого устройства для вычисления функций насыщения 13. Выходы разрядов мультиплексора 12 соединены с входами соответствующих разрядов вектора первых операндов 19 вычислительного устройства 18, входы разрядов вектора вторых операндов 20 которого соединены с выходами соответствующих разрядов вектора результатов 17 второго устройства для вычисления функций насыщения 14. Информационные выходы первого блока памяти магазинного типа 9 соединены с входами соответствующих разрядов вектора третьих операндов 21 вычислительного устройства 18, выходы разрядов вектора первых слагаемых результатов 28 которого соединены с входами соответствующих разрядов вектора первых слагаемых 31 сумматора 30, входы разрядов вектора вторых слагаемых 32 которого соединены с выходами соответствующих разрядов вектора вторых слагаемых результатов 29 вычислительного устройства 18, входы установки границ данных в векторах первых операндов и результатов 22 которого соединены с выходами соответствующих разрядов пятого регистра 5 и соответствующими входами установки границ данных в векторах слагаемых и сумм 33 сумматора 30, выходы разрядов вектора сумм 34 которого соединены с соответствующими информационными входами второго блока памяти магазинного типа 10, информационные выходы которого подключены к соответствующим разрядам выходной шины 37 нейропроцессора и соединены с третьими входами соответствующих разрядов коммутатора с трех направлений в два 11. Выходы разрядов четвертого регистра 4 соединены с информационными входами соответствующих разрядов пятого регистра 5 и соответствующими входами установки границ данных в векторах третьих операндов 24 вычислительного устройства 18, входы установки границ данных в векторах вторых операндов 23 которого соединены с выходами соответствующих разрядов шестого регистра 6, информационные входы которого соединены с выходами соответствующих разрядов сдвигового регистра 7, последовательные информационные вход и выход которого объединены и подключены к первому входу управления загрузкой векторов третьих операндов в первый блок памяти 25 вычислительного устройства 18 и первому входу элемента И 8, выход которого соединен с входом управления чтением первого блока памяти магазинного типа 9. Вход управления сдвигом сдвигового регистра 7 соединен с вторым входом элемента И 8 и вторым входом управления загрузкой векторов третьих операндов в первый блок памяти 26 вычислительного устройства 18, вход управления пересылкой матрицы третьих опе-

рандов из первого блока памяти во второй блок памяти 27 которого соединен с управляющими входами пятого 5 и шестого 6 регистров.

Исполнительными узлами нейропроцессора являются первое 13 и второе 14 устройства для вычисления функций насыщения, вычислительное устройство 18 и сумматор 30. Каждое из этих устройств выполняет операции над векторами данных программируемой разрядности, представленных в дополнительном коде.

В каждом такте работы нейропроцессора вычислительное устройство 18 формирует двухрядный код результата операции умножения вектора $\mathbf{Y} = (Y_1 \quad Y_2 \quad \cdots \quad Y_{\kappa})$, разряды которого подаются на входы 20 вычислительного

10 устройства 18, на матрицу
$$\mathbf{Z} = \begin{pmatrix} Z_{1,1} & Z_{1,2} & \cdots & Z_{1,M} \\ Z_{2,1} & Z_{2,2} & \cdots & Z_{2,M} \\ \vdots & \vdots & & \vdots \\ Z_{K,1} & Z_{K,2} & \cdots & Z_{K,M} \end{pmatrix}$$
, предварительно загружен-

ную и хранящуюся во втором блоке памяти вычислительного устройства 18, с прибавлением к полученному произведению вектора $\mathbf{X} = (X_1 \ X_2 \ \cdots \ X_M)$, разряды которого подаются на входы 19 вычислительного устройства 18. При этом на выходах 28 и 29 вычислительного устройства 18 формируются разряды векторов $\mathbf{A} = (A_1 \ A_2 \ \cdots \ A_M)$ и $\mathbf{B} = (B_1 \ B_2 \ \cdots \ B_M)$, сумма которых является результатом операции $\mathbf{X} + \mathbf{Y} \times \mathbf{Z}$. То есть сумма m-х элементов векторов \mathbf{A} и \mathbf{B} определяется выражением:

$$A_m + B_m = X_m + \sum_{k=1}^{K} Y_k \times Z_{k,m}$$
 (m=1,2,...,M).

Вектор X представляет собой N-разрядное слово, в котором упаковано M данных, представленных в дополнительном коде и являющихся элементами этого вектора. При этом младшие разряды вектора X являются разрядами первого данного X_1 , далее следуют разряды второго данного X_2 и т.д. Старшие разряды вектора X являются разрядами M-го данного X_m . При такой упаковке v-й разряд m-го данного X_m является $(v + \sum_{\mu=1}^{m-1} N_\mu)$ -м разрядом вектора X, где N_m -разрядность m-го данного X_m вектора X, $v=1,2,...,N_m$, m=1,2,...,M. Количество данных M в векторе X и количество разрядов N_m в m-м данном X_m этого вектора могут принимать любые целочисленные значения от 1 до N, где m=1,2,...,M. Единственное ограничение заключается в том, что

25

10

15

20

25

суммарная разрядность всех данных, упакованных в одном векторе \mathbf{X} , должна быть равна его разрядности:

$$\sum_{m=1}^{M} N_m = N.$$

Вектор Y представляет собой N-разрядное слово, в котором упаковано K данных, представленных в дополнительном коде и являющихся элементами этого вектора. Формат вектора Y аналогичен формату вектора X. Однако данные векторы могут различаться количеством и разрядностью отдельных данных, упакованных в этих векторах. Минимальная разрядность J каждого данного, упакованного в векторе Y, определяется схемотехнической реализацией операции умножения в вычислительном устройстве 18. При реализации алгоритма частичных произведений J равно 1, при реализации модифицированного алгоритма Бута J равно 2. Количество разрядов N_k в k-м данном Y_k вектора Y может принимать целочисленное значение от J до N кратные J, где k=1,2,...,K. Количество данных K в векторе Y может принимать любое целочисленное значение от 1 до N/J. Однако, суммарная разрядность всех данных, упакованных в одном векторе Y, должна быть равна его разрядности:

$$\sum_{k=1}^K N_k = N .$$

k-я строка матрицы \mathbf{Z} представляет собой вектор данных $\mathbf{Z}_k = (Z_{k,1} \ Z_{k,2} \ \dots \ Z_{k,M})$, где $k=1,2,\dots,K$. Причем каждый из векторов $\mathbf{Z}_1,\ \mathbf{Z}_2,\ \dots,$ \mathbf{Z}_K должен иметь точно такой же формат, что и вектор \mathbf{X}

Векторы **A** и **B**, формируемые на выходах 28 и 29 вычислительного устройства 18, имеют точно такой же формат, что и вектор **X**.

Настройка аппаратуры вычислительного устройства 18 на обработку векторов требуемых форматов осуществляется путем загрузки N-разрядного управляющего слова Н в пятый регистр 5, выходы которого подключены к входам 22 вычислительного устройства 18, и (N/J)-разрядного управляющего слова Е в шестой регистр 6, выходы которого подключены к входам 23 вычислительного устройства 18.

Единичное значение n-го разряда h_n слова H означает, что вычислительное устройство 18 будет рассматривать n-й разряд каждого из векторов $\mathbf{X}, \mathbf{Z}_1, \mathbf{Z}_2, \ldots, \mathbf{Z}_K$, как старший (знаковый) разряд соответствующего элемента данного вектора. Количе-

WO 99/66419 • PCT/RU98/00449

19

ство единичных битов в слове H равно количеству элементов в каждом из векторов X, Z_1, Z_2, \ldots, Z_K

$$\sum_{n=1}^{N} h_n = M$$

5

10

15

20

25

Единичное значение і-го разряда e_i слова E означает, что вычислительное устройство 18 будет рассматривать і-ю J-разрядную группу разрядов вектора Y, как группу младших разрядов соответствующего элемента данного вектора. Количество единичных битов в слове E равно количеству элементов в векторе Y:

$$\sum_{i=1}^{N/J} e_i = K.$$

Выполнению вычислительным устройством 18 описанной выше операции должна предшествовать процедура загрузки матрицы **Z** во второй блок памяти вычислительного устройства 18 и управляющих слов H и E в пятый 5 и шестой 6 регистры соответственно. Данная процедура выполняется в несколько этапов.

Первоначально в первый блок памяти магазинного типа 9 с первой входной шины 35 нейропроцессора последовательно записываются векторы $\mathbf{Z}_1, \mathbf{Z}_2, \dots, \mathbf{Z}_K$. Загрузка всей матрицы \mathbf{Z} в первый блок памяти магазинного типа 9 выполняется за \mathbf{K} процессорных тактов, в каждом из которых на вход 45 нейропроцессора подается активный сигнал управления записью в первый блок памяти магазинного типа 9.

Затем в четвертый регистр 4 с первой входной шины 35 нейропроцессора загружается управляющее слово Н, для чего на вход 43 нейропроцессора в течении одного такта подается активный сигнал, разрешающий запись в четвертый регистр 4. В следующем такте в сдвиговый регистр 7 с первой входной шины 35 нейропроцессора загружается управляющее слово Е, для чего на вход 44 нейропроцессора в течении одного такта подается активный сигнал, разрешающий запись в сдвиговый регистр 7.

В течение следующих N/J тактов матрица Z пересылается из первого блока памяти магазинного типа 9 в первый блок памяти вычислительного устройства 18. В каждом из этих N/J тактов на управляющий вход нейропроцессора, подключенный к входу управления сдвигом сдвигового регистра 7, одному из входов элемента И 8 и входу 26 вычислительного устройства 18, подается активный управляющий сигнал В каждом такте данный сигнал инициирует сдвиг содержимого сдвигового регистра 7 на один разряд вправо и, как следствие, выдачу на его последовательный выход очередного разряда управляющего слова Е. Сигнал с последовательного выхода сдвиго-

10

15

20

25

вого регистра поступает на управляющий вход 25 вычислительного устройства 18 и на один из входов элемента И 8. При единичном значении данного сигнала на выходе элемента И 8 формируется активный сигнал, поступающий на вход управления чтением первого блока памяти магазинного типа 9. В результате на входы 21 вычислительного устройства 18 из первого блока памяти магазинного типа 9 поступает один из векторов $\mathbf{Z}_1, \, \mathbf{Z}_2, \, \dots \, , \, \mathbf{Z}_K$, который записывается в первый блок памяти вычислительного устройства 18. Количество тактов, необходимых для загрузки одного вектора $\mathbf{Z}_{\mathbf{k}}$, зависит от разрядности N_k операнда Y_k , входящего в состав вектора Y, и равно N_k/J (k=1,2,...,K). В процессе загрузки матрицы Z в первый блок памяти вычислительного устройства 18 управляющее слово Н, хранящееся все это время в четвертом регистре 4, поступает на входы 24 вычислительного устройства 18 с целью настройки его аппаратных средств на прием векторов ${\bf Z}_1,\,{\bf Z}_2,\,\dots\,,\,{\bf Z}_K$ требуемого формата. Так как сигнал с последовательного выхода сдвигового регистра 7 поступает и на его последовательный информационный вход, а разрядность сдвигового регистра 7 равна N/J, то по окончании процесса загрузки матрицы Z в первый блок памяти вычислительного устройства 18 в сдвиговом регистре 7 будет находится та же информация, что и до начала данного процесса, то есть управляющее слово Е.

После этого на управляющий вход нейропроцессора, подключенный к управляющему входу 27 вычислительного устройства 18 и управляющим входам пятого 5 и шестого 6 регистров, подается активный сигнал. В результате этого за один такт матрица **Z** пересылается из первого блока во второй блок памяти вычислительного устройства 18, управляющее слово Н переписывается из четвертого регистра 4 в пятый регистр 5, а управляющее слово Е переписывается из сдвигового регистра 7 в шестой регистр 6.

Начиная со следующего такта вычислительное устройство 18 будет в каждом такте выполнять описанную выше операцию

$$\mathbf{A} + \mathbf{B} = \mathbf{X} + \mathbf{Y} \times \mathbf{Z} .$$

Сумматор 30 осуществляет в каждом такте сложение векторов **A** и **B**, поступающих на его входы 31 и 32 с выходов 28 и 29 вычислительного устройства 18. При этом на выходах 34 сумматора 30 формируется вектор $\mathbf{S} = (\mathbf{S}_1 \quad \mathbf{S}_2 \quad \cdots \quad \mathbf{S}_M)$, m-й элемент которого равен сумме m-х элементов векторов **A** и **B**:

$$S_{m} = A_{m} + B_{m}$$
 (m=1,2,...,M).

Причем вектор S будет иметь такой же формат, что и векторы A и B. Настройка аппаратуры сумматора 30 на обработку векторов требуемых форматов обеспечивается путем подачи на входы 33 сумматора 30 управляющего слова H, хранящегося в пятом регистре 5.

Таким образом, последовательное включение вычислительного устройства 18 и сумматора 30 позволяет в каждом такте выполнять операцию $\mathbf{S} = \mathbf{X} + \mathbf{Y} \times \mathbf{Z}$ над векторами данных программируемой разрядности. Результаты выполнения данной операции над различными наборами векторов входных операндов записываются во второй блок памяти магазинного типа 10, выполняющий функции аккумулятора промежуточных результатов, для чего на вход 46 нейропроцессора подается сигнал разрешения записи во второй блок памяти магазинного типа 10.

Вычислительное устройство 18 и сумматор 30 могут использоваться в качестве однотактного коммутатора К данных, упакованных в одном N-разрядном векторе Y, подаваемом на входы 20 вычислительного устройства 18, в М данных, упакованных в одном N-разрядном векторе S, формируемом на выходах 34 сумматора 30. Такая коммутация осуществляется путем выполнения операции $S = X + Y \times Z$, при которой на входы 19 вычислительного устройства 18 подается вектор X, все разряды которого имеют нулевые значения, а во втором блоке памяти вычислительного устройства 18 хранится матрица Z, определяющая правила коммутации. При этом матрица Z должна удовлетворять следующим требованиям: элемент $Z_{k,m}$, находящийся на пересечении kй строки и т-го столбца матрицы Z, должен иметь единичное значение (00...01)b, если требуется, чтобы m-й элемент S_m вектора S был равен k-му элементу Y_k вектора Y, или нулевое значение (00...00) в противном случае, вектор \mathbf{Z}_k , представляющий собой к-ю строку элементов матрицы Z, должен иметь такой же формат, что и вектор S; а каждый столбец матрицы Z должен содержать не более одного элемента, имеющего единичное значение (k=1,2,...,K; m=1,2,...,M). Выполнению операции коммутации должна предшествовать описанная выше процедура загрузки управляющего слова Н. определяющего требуемый формат вектора S, в пятый регистр 5, управляющего слова Е, определяющего требуемый формат вектора Y, в шестой регистр 6 и матрицы Z, определяющей правила коммутации, во второй блок памяти вычислительного устройства 18.

Операция $S = X + Y \times Z$ выполняется за один такт, в то время как процесс загрузки матрицы Z в первый блок памяти вычислительного устройства 18 занимает не

5

10

15

20

25

WO 99/66419

5

10

15

20

25

менее N/J тактов. Поэтому эффективное использование вычислительных ресурсов нейропроцессора достигается только при пакетной обработке векторов данных, для поддержки которой в вычислительное устройство 18 введен второй блок памяти, а в качестве аккумулятора промежуточных результатов 10 используется не регистр, а двухпортовый блок памяти магазинного типа.

При пакетной обработке множество векторов входных операндов, подаваемых последовательно на каждый из входов 19 и 20 вычислительного устройства 18, разбивается на последовательно обрабатываемые подмножества (пакеты). Совокупность векторов входных операндов, последовательно подаваемых на каждый из входов 19 и 20 вычислительного устройства 18 и входящих в т-й пакет, можно представить в виде вектора векторов данных:

$$\mathbf{X}^{\tau} = \begin{pmatrix} \mathbf{X}^{\tau,1} \\ \mathbf{X}^{\tau,2} \\ \vdots \\ \mathbf{X}^{\tau,T_{t}} \end{pmatrix}, \qquad \mathbf{Y}^{\tau} = \begin{pmatrix} \mathbf{Y}^{\tau,1} \\ \mathbf{Y}^{\tau,2} \\ \vdots \\ \mathbf{Y}^{\tau,T_{t}} \end{pmatrix},$$

где T_{τ} - количество векторов, входящих в состав каждого τ -го пакета. Причем все векторы, входящие в состав одного пакета, должны иметь одинаковый формат, то есть содержимое пятого 5 и шестого 6 регистров в процессе обработки одного пакета векторов не должно изменяться.

Обработка τ -х пакетов \mathbf{X}^{τ} и \mathbf{Y}^{τ} выполняется за \mathbf{T}_{τ} тактов. При этом в t-м такте вычислительное устройство 18 и сумматор 30 выполняют операцию

$$\mathbf{S}^{\tau,t} = \mathbf{X}^{\tau,t} + \mathbf{Y}^{\tau,t} \times \mathbf{Z}^{\tau}$$
 (t=1,2,..., T_{τ}),

где \mathbf{Z}^{τ} - содержимое второго блока памяти вычислительного устройства 18, которое в процессе обработки τ -х пакетов \mathbf{X}^{τ} и \mathbf{Y}^{τ} должно оставаться неизменным. Весь процесс обработки τ -х пакетов \mathbf{X}^{τ} и \mathbf{Y}^{τ} можно рассматривать как процедуру умножения матрицы данных \mathbf{Y}^{τ} на матрицу данных \mathbf{Z}^{τ} с накоплением результатов.

Одновременно с обработкой т-х пакетов векторов выполняется описанная выше процедура последовательной загрузки управляющего слова $H^{\tau+1}$, определяющего формат векторов ($\tau+1$)-го пакета $\mathbf{X}^{\tau+1}$, в четвертый регистр 4, управляющего слова $\mathbf{E}^{\tau+1}$, определяющего формат векторов ($\tau+1$)-го пакета $\mathbf{Y}^{\tau+1}$, в сдвиговый регистр 7 и пересылки матрицы $\mathbf{Z}^{\tau+1}$ из первого блока памяти магазинного типа 9 в первый блок памяти вычислительного устройства 18. Причем загрузка новых значений в четвер-

тый регистр 4 требуется только в том случае, если векторы (τ +1)-го пакета $\mathbf{X}^{\tau+1}$ отличаются по формату от векторов τ -го пакета \mathbf{X}^{τ} , а загрузка новых значений в сдвиговый регистр 7 требуется только в том случае, если векторы (τ +1)-го пакета $\mathbf{Y}^{\tau+1}$ отличаются по формату от векторов τ -го пакета \mathbf{Y}^{τ} . Данная процедура выполняется не более чем за N/J+2 тактов.

По окончании обоих указанных процессов на управляющий вход 27 нейропроцессора подается активный сигнал, инициирующий одновременную пересылку слова H^{t+1} из четвертого регистра 4 в пятый регистр 5, слова E^{t+1} из сдвигового регистра 7 в шестой регистр 6, и матрицы \mathbf{Z}^{t+1} из первого во второй блок памяти вычислительного устройства 18. Все указанные пересылки выполняются за один такт.

Количество векторов T_{τ} в каждом τ -м пакете может задаваться программно, но не должно превышать величины T_{max} , которая равна количеству ячеек во втором блоке памяти магазинного типа 10. С другой стороны, нецелесообразно использовать пакеты векторов с T_{τ} меньшим, чем N/J+2, так как при этом будут простаивать вычислительные средства нейропроцессора.

Одновременно с пересылкой матрицы $\mathbf{Z}^{\tau+1}$ из первого блока памяти магазинного типа 9 в первый блок памяти вычислительного устройства 18 может выполняться последовательная загрузка с первой входной шины 35 нейропроцессора векторов третьих операндов, составляющих матрицы $\mathbf{Z}^{\tau+2}$, $\mathbf{Z}^{\tau+3}$ и т.д., в первый блок памяти магазинного типа 9.

Синхронизация всех одновременно протекающих процессов осуществляется путем анализа сигналов состояния первого 9 и второго 10 блоков памяти магазинного типа, выдаваемых на выходы 48 и 49 нейропроцессора, и подачи управляющих сигналов на соответствующие входы нейропроцессора.

Коммутатор с трех направлений в два 11 и мультиплексор 12 образуют систему коммутации, благодаря которой, как на входы вектора первых операндов 19, так и на входы вектора вторых операндов 20 вычислительного устройства 18, может подаваться содержимое второго блока памяти магазинного типа 10 или информация, поступающая по одной из входных шин 35 или 36 нейропроцессора. Кроме того, на входы 19 вычислительного устройства 18 может подаваться содержимое регистра 1, предварительно записанное в него с первой входной шины 35 нейропроцессора путем подачи активного сигнала на управляющий вход 40 нейропроцессора. Выбор источ-

30

10

15

20

10

15

ников информации, поступающей на входы 19 и 20 вычислительного устройства 18, осуществляется подачей определенной комбинации сигналов на управляющие входы 38 и 39 нейропроцессора. Причем, если источником информации является второй блок памяти магазинного типа 10, на управляющий вход 47 нейропроцессора необходимо подать сигнал разрешения чтения из второго блока памяти магазинного типа 10.

Векторы данных, подаваемые на входы 19 и 20 вычислительного устройства 18 из второго блока памяти магазинного типа 10 или с одной из входных шин 35 или 36 нейропроцессора, проходят через устройства для вычисления функций насыщения 13 и 14. Каждое из устройств 13 и 14 вычисляет за один такт функцию насыщения от каждого элемента вектора $\mathbf{D} = (\mathbf{D}_1 \quad \mathbf{D}_2 \quad \cdots \quad \mathbf{D}_L)$, поступающего на входы 15 данного устройства.

Вектор **D** представляет собой N-разрядное слово, в котором упаковано L данных, представленных в дополнительном коде и являющихся элементами этого вектора. Формат вектора **D** аналогичен формату описанного выше вектора **X**. Однако, данные векторы могут различаться количеством и разрядностью отдельных данных, упакованных в этих векторах. Минимальная разрядность данных, составляющих вектор **D**, равна двум. Количество данных L в векторе **D** может принимать любые целочисленные значения от 1 до N/2. Однако, суммарная разрядность всех данных, упакованных в одном векторе **D**, должна быть равна его разрядности:

$$\sum_{\lambda=1}^{L} N_{\lambda} = N.$$

На выходах 17 устройства для вычисления функций насыщения 13 или 14 формируется вектор $\mathbf{F} = (F_1 \quad F_2 \quad \cdots \quad F_L)$, который имеет точно такой же формат, что и вектор \mathbf{D} . Причем λ -й элемент F_{λ} вектора \mathbf{F} является результатом вычисления функции насыщения от λ -го операнда D_{λ} вектора \mathbf{D} :

$$F_{\lambda} = \Psi_{O_{\lambda}}(D_{\lambda}),$$

где Q_{λ} - параметр функции насыщения, вычисляемой для операнда D_{λ} (λ =1,2,...,L). Общий вид функций насыщения, вычисляемых устройствами 13 и 14, представлен на фиг.2 и описывается следующими выражениями:

$$\Psi_{o}(D) = D$$
, если $-2^{Q} \le D \le 2^{Q} - 1$;

$$Y_o(D) = 2^Q - 1$$
, если $D > 2^Q - 1$;

10

15

<u>.</u> :

. 20

$$Y_{o}(D) = -2^{Q}$$
, если $D < -2^{Q}$.

Количество значащих бит в элементе F_{λ} вектора F без учета знакового разряда равно значению параметра Q_{λ} (λ =1,2,...,L). Очевидно, что значение Q_{λ} должно быть меньше разрядности $N_{\lambda}^{"}$ операндов D_{λ} и F_{λ} .

Настройка аппаратуры каждого из устройств для вычисления функций насыщения 13 или 14 на требуемый формат векторов **D** и **F**, а также на требуемые значения параметров реализуемых функций насыщения, осуществляется путем подачи N-разрядного управляющего слова U на управляющие входы 16 данного устройства.

При этом разряды слова U должны иметь следующие значения: разряды с первого по (Q_1) -й — нулевые, разряды с (Q_1+1) -го по $(N_1^{''}+Q_2+1)$ -го по $(N_1^{''}+Q_2^{'}+1)$ -го по $(N_1^{''}+Q_2^{'}+1)$ -го по $(N_1^{''}+Q_2^{'}+1)$ -го по $(N_1^{''}+N_2^{''})$ -й — единичные и т.д. В общем случае разряды слова U с $(1+\sum_{\mu=1}^{\lambda-1}N_{\mu}^{''})$ -го по $(Q_{\lambda}+\sum_{\mu=1}^{\lambda-1}N_{\mu}^{''})$ -й — й должны иметь нулевые значения, а разряды с $(1+Q_{\lambda}+\sum_{\mu=1}^{\lambda-1}N_{\mu}^{''})$ -го по $(\sum_{\mu=1}^{\lambda}N_{\mu}^{''})$ -й — единичные значения $(\lambda=1,2,\ldots,L)$.

Если значение n-го разряда слова U равно единице ($u_n=1$), а значение (n+1)-го разряда равно нулю ($u_{n+1}=0$), то устройство для вычисления функций насыщения 13 или 14 будет рассматривать n-й разряд вектора **D**, как старший (знаковый) разряд соответствующего элемента данного вектора. Количество нулевых битов в слове U равно суммарному числу значащих бит во всех элементах вектора результатов **F**:

$$\sum_{n=1}^{N} \overline{u_n} = \sum_{\lambda=1}^{L} Q_{\lambda} ...$$

Если U=(100...0)b, то информация с входов 15 устройства для вычисления функций насыщения 13 или 14 будет проходить на его выходы 17 без изменения (\mathbf{F} = \mathbf{D}).

Управляющее слово первого устройства для вычисления функций насыщения 13 загружается с первой входной шины 35 нейропроцессора во второй регистр 2, выходы которого соединены с управляющими входами 16 устройства для вычисления функций насыщения 13. Данная загрузка выполняется за один такт путем подачи активного сигнала на управляющий вход 41 второго регистра 2.

15

20

25

Управляющее слово второго устройства для вычисления функций насыщения 14 загружается с первой входной шины 35 нейропроцессора в третий регистр 3, выходы которого соединены с управляющими входами 16 устройства для вычисления функций насыщения 14. Данная загрузка выполняется за один такт путем подачи активного сигнала на управляющий вход 42 третьего регистра 3.

Устройства для вычисления функций насыщения 13 и 14 являются эффективным средством для предотвращения арифметических переполнений при обработке векторов входных операндов.

Каждое из устройств для вычисления функций насыщения 13 или 14 позволяет уменьшить только количество значащих разрядов в элементах обрабатываемого вектора данных. Разрядность отдельных элементов вектора данных и его формат остаются без изменений. Вместе с тем, в ряде случаев целесообразно выполнить вычисление функций насыщения для элементов вектора данных с уменьшением разрядности каждого элемента вектора результатов путем отбрасывания всех его старших разрядов, которые являются расширением знакового разряда данного элемента. Такое уменьшение разрядности элементов вектора $\mathbf{F} = (F_1 \quad F_2 \quad \cdots \quad F_L)$, сформированного на выходах 17 устройства для вычисления функций насыщения 14, и связанная с ним переупаковка элементов в векторе могут быть выполнены за один такт с помощью вычислительного устройства 18 и сумматора 30, работающих в режиме коммутатора данных с 2L направлений в L+1. В качестве примера ниже приводится описание операции преобразования вектора F в формируемый на выходах 34 сумматора 30 вектор $\mathbf{S} = (S_1 \quad S_2 \quad \cdots \quad S_{L+1})$, у которого λ -й элемент S_λ представляет собой Q_λ +1 младших (значащих) разрядов λ -го элемента F_{λ} вектора F (λ =1,2,...,L), а (L+1)-й элемент S_{L+1} , расположенный в старших разрядах вектора S, равен (00...0)b. Вектор F, формируемый на выходах 17 устройства для вычисления функций насыщения 14, можно представить в виде поступающего на входы 20 вычислительного устройства 18 вектора $\mathbf{Y} = (Y_1 \quad Y_2 \quad \cdots \quad Y_{2L})$, у которого первый $Y_{2\lambda-1}$ и второй $Y_{2\lambda}$ элементы λ -й пары элементов представляют собой соответственно $Q_{\lambda}+1$ младших и $N_{\lambda}^{"}-Q_{\lambda}-1$ старших разрядов λ -го $N_{\lambda}^{"}$ -разрядного элемента F_{λ} вектора F (λ =1,2,...,L). В режиме коммутации данных на входы 19 вычислительного устройства 18 подаются нулевые значения, в результате чего на выходах 34 сумматора 30 формируется результат операции умножения вектора У на матрицу Z, хранящуюся во втором блоке памяти вычисли-

тельного устройства 18. Данный результат будет представлять собой вектор S требуемого формата, если в пятом регистре 5 хранится управляющее слово H, определяющее описанный выше формат вектора S, в шестом регистре 6 - управляющее слово E, определяющее описанный выше формат вектора Y, а во втором блоке памяти вычислительного устройства 18 - матрица Z, содержащая по L+1 элементов в каждой из 2L строк. Причем матрица Z должна удовлетворять следующим требованиям: разрядность каждого элемента λ -го столбца матрицы Z должна быть равна Q_{λ} +1, элемент $Z_{2\lambda-1,\lambda}$, находящийся на пересечении (2 λ -1)-й строки и λ -го столбца матрицы Z, должен иметь единичное значение (00...01)b, а остальные элементы матрицы Z - нулевые значения (00...00)b (λ =1,2,...,L).

Если при выполнении описанной выше операции по преобразованию вектора ${\bf F}$, формируемого на выходах 17 устройства для вычисления функций насыщения14, на входы 19 вычислительного устройства 18 подать вектор ${\bf X}=(X_1 \ X_2 \ \cdots \ X_{M+1})$, первый элемент X_1 которого равен нулю и имеет разрядность, равную ${\bf L}+\sum_{\lambda=1}^L {\bf Q}_\lambda$, то на выходах 34 сумматора 30 будет сформирован вектор ${\bf S}=({\bf S}_1 \ {\bf S}_2 \ \cdots \ {\bf S}_{L+M})$, у которого λ -й элемент ${\bf S}_\lambda$ представляет собой ${\bf Q}_\lambda$ +1 младших (значащих) разрядов λ -го элемента ${\bf F}_\lambda$ вектора ${\bf F}$ (λ =1,2,..., ${\bf L}$), а (${\bf L}$ +m)-й элемент равен (m+1)-му элементу ${\bf X}_{m+1}$ вектора ${\bf X}$ (m=1,2,..., ${\bf M}$). Таким образом, нейропроцессор позволяет за один такт выполнить операцию по вычислению функций насыщения над элементами вектора входных данных и упаковать полученный результат в другой вектор входных данных.

Основное назначение нейропроцессора - это эмуляция всевозможных нейронных сетей. В общем случае один слой нейронной сети состоит из Ω нейронов и имеет Θ нейронных входов. При этом ω -й нейрон выполняет взвешенное суммирование Θ данных $C_1, C_2, \ldots, C_{\Theta}$, подаваемых на соответствующие нейронные входы, с учетом порогового смещения V_{ω} данного нейрона:

$$G_{\omega} = V_{\omega} + \sum_{\vartheta=1}^{\Theta} C_{\vartheta} \times W_{\vartheta,\omega} ,$$

где $W_{\vartheta,\omega}$ - весовой коэффициент ϑ -го входа в ω -м нейроне (ϑ =1,2,..., Θ ; ω =1,2,..., Ω). Затем ω -й нейрон вычисляет функцию насыщения $\Psi_{Q_{\omega}}$ от результата взвешенного суммирования G_{ω} :

30

5

10

15

20

10

15

20

25

30

$$R_{\omega} = \Psi_{O_{\omega}}(G_{\omega})$$
.

Общий вид функций насыщения, реализуемых нейропроцессором, представлен на фиг.2. Все входные данные, весовые коэффициенты, пороговые значения и результаты представляются в дополнительном коде.

Специфика предлагаемого нейропроцессора заключается в том, что при его использовании пользователь может программно задавать следующие параметры нейронной сети: число слоев, число нейронов и нейронных входов в каждом слое, разрядность данных на каждом нейронном входе, разрядность каждого весового коэффициента, разрядность выходного значения каждого нейрона, параметр функции насыщения для каждого нейрона.

Один нейропроцессор позволяет эмулировать нейронную сеть практически неограниченных размеров. Эмуляция нейронной сети осуществляется послойно (последовательно слой за слоем).

Каждый слой нейронной сети разбивается на последовательно обрабатываемые фрагменты. Данное разбиение осуществляется следующим образом. Множество нейронных входов слоя разбивается на группы входов так, чтобы суммарная разрядности нейропроцессора N. Множество нейронов слоя разбивается на группы нейронов так, чтобы суммарная разрядности нейропроцессора N. Множество нейронов слоя разбивается на группы нейронов так, чтобы суммарная разрядность результатов взвешенного суммирования всех входных данных для каждой группы нейронов была равна разрядности нейропроцессора N. При этом весь слой нейронной сети разбивается на фрагменты двух типов, имеющих различное функциональное назначение. Каждый фрагмент первого типа выполняет взвешенное суммирование данных, которые подаются на все нейроные входы, входящие в состав одной группы входов, для всех нейронов, входящих в состав одной группы нейронов. Каждый фрагмент второго типа формирует выходные значения для всех нейронов, входящих в состав одной группы нейронов, путем вычисления функции насыщения от результатов взвешенного суммирования всех входных данных.

Фиг 3 можно использовать в качестве иллюстрации описанного выше принципа разбиения слоя нейронной сети на фрагменты. Для этого необходимо представить, что каждый блок, приведенный на фиг 3, выполняет операции над N-разрядными векторами данных, и трактовать приведенные на этом рисунке обозначения следующим образом:

20

25

 C_{ϑ} - вектор входных данных, подаваемых на ϑ -ю группу нейронных входов $(\vartheta=1,2,\ldots,\Theta)$;

 V_{ω} - вектор пороговых значений ω-й группы нейронов (ω =1,2,..., Ω);

 $\mathbf{W}_{\theta,\omega}$ - матрица весовых коэффициентов входных данных, подаваемых на θ -ю группу нейронных входов, в ω -й группе нейронов (θ =1,2,..., Θ ; ω =1,2,..., Ω);

 G_{ω} - вектор результатов взвешенного суммирования входных данных в ω -й группе нейронов (ω =1,2,..., Ω);

 \mathbf{R}_{ω} - вектор выходных значений ω -й группы нейронов (ω =1,2,..., Ω).

При этом на фиг.3 каждому фрагменту первого типа соответствует пара устройств, выполняющих умножение и сложение, а каждому фрагменту второго типа соответствует одно устройство вычисления функций насыщения.

Весь процесс эмуляции слоя нейронной сети на одном нейропроцессоре можно представить в виде Ω последовательно выполняемых процедур, каждая из которых осуществляет эмуляцию одной группы нейронов и состоит из $\Theta+1$ последовательно выполняемых макроопераций, каждая из которых эмулирует один фрагмент слоя нейронной сети. Причем θ -я макрооперация данной процедуры осуществляет эмуляцию фрагмента первого типа, выполняющего взвешенное суммирование данных, подаваемых на θ -ю группу нейронных входов, с накоплением результата (θ =1,2,..., Θ). Последняя макрооперация процедуры эмулирует фрагмент второго типа, выполняющий вычисление функций насыщения от взвешенной суммы данных, подаваемых на все нейронные входы, для соответствующей группы нейронов.

Каждая макрооперация, выполняемая в процессе эмуляции слоя нейронной сети, имеет подготовительную и исполнительные фазы. Обработка данных, подаваемых на нейронные входы, ведется в пакетном режиме - по Т наборов входных данных в каждом пакете.

В течение подготовительной фазы первой макрооперации процедуры эмуляции ω -й группы нейронов последовательно выполняются следующие операции. С первой входной шины 35 нейропроцессора в первый регистр 1 загружается вектор V_{ω} С первой входной шины 35 нейропроцессора в четвертый регистр 4 загружается управляющее слово, определяющее формат вектора V_{ω} и всех векторов частичных сумм, формируемых в результате выполнения каждой 9-й макрооперации (9=1,2,..., Θ). С первой входной шины 35 нейропроцессора в сдвиговый регистр 7 за-

10

15

20

25

гружается управляющее слово, определяющее формат векторов данных, подаваемых на первую группу нейронных входов. Матрица $W_{l,\omega}$ пересылается из первого блока памяти магазинного типа 9, куда данная матрица должна быть предварительно загружена с первой входной шины 35 нейропроцессора, в первый блок памяти вычислительного устройства 18.

В течение каждого t-го такта исполнительной фазы первой макрооперации процедуры эмуляции ω -й группы нейронов на входы вектора первых операндов 19 вычислительного устройства 18 из первого регистра 1 поступает вектор \mathbf{V}_{ω} , а на входы вектора вторых операндов 20 вычислительного устройства 18 с второй входной шины 36 нейропроцессора поступает вектор \mathbf{C}_1^t , представляющий собой t-й набор входных данных, подаваемых на первую группу нейронных входов слоя (t=1,2,...,T). При этом вычислительное устройство 18 и сумматор 30 формируют вектор частичной суммы

$$\mathbf{G}_{1\omega}^{t} = \mathbf{V}_{\omega} + \mathbf{C}_{1}^{t} \times \mathbf{W}_{1,\omega}$$
,

который записывается во второй блок памяти магазинного типа 10. Причем начиная с процедуры эмуляции второй группы нейронов одновременно с данной операцией в каждом такте будет выполняться пересылка содержимого одной из ячеек второго блока памяти магазинного типа 10 во внешнюю память через выходную шину 37 нейропроцессора.

В течение подготовительной фазы θ -й макрооперации (θ =2,3,..., Θ) процедуры эмуляции ω -й группы нейронов последовательно выполняются следующие операции. С первой входной шины 35 нейропроцессора в сдвиговый регистр 7 загружается управляющее слово, определяющее формат векторов данных, подаваемых на θ -ю группу нейронных входов. Матрица $\mathbf{W}_{\theta,\omega}$ пересылается из первого блока памяти магазинного типа 9, куда данная матрица должна быть предварительно загружена с первой входной шины 35 нейропроцессора, в первый блок памяти вычислительного устройства 18.

В течение каждого t-го такта исполнительной фазы θ -й макрооперации $(\theta=2,3,...,\Theta)$ процедуры эмуляции ω -й группы нейронов на входы вектора первых операндов 19 вычислительного устройства 18 из второго блока памяти магазинного типа 10 поступает вектор частичных сумм $G_{\theta-1,\omega}^{\tau}$, сформированный при выполнении предыдущей макрооперации, а на входы вектора вторых операндов 20 вычислитель-

10

15

20

25

ного устройства 18 с второй входной шины 36 нейропроцессора поступает вектор \mathbf{C}_{θ}^{t} , представляющий собой t-й набор входных данных, подаваемых на θ -ю группу нейронных входов слоя (t=1,2,...,T). При этом вычислительное устройство 18 и сумматор 30 формируют вектор частичной суммы

$$\mathbf{G}_{\theta,\omega}^{t} = \mathbf{G}_{\theta-1,\omega}^{t} + \mathbf{C}_{\theta}^{t} \times \mathbf{W}_{\theta,\omega},$$

который записывается во второй блок памяти магазинного типа 10.

При выполнении ⊕ первых макроопераций каждой процедуры эмуляции группы нейронов устройство для вычисления функций насыщения 13 может использоваться для ограничения значений частичных сумм с целью исключения возможности арифметического переполнения при взвешенном суммировании входных данных. В этом случае подготовительная фаза макроопераций должна включать загрузку управляющего слова во второй регистр 2 с первой входной шины 35 нейропроцессора.

В течение подготовительной фазы (Θ+1)-й макрооперации процедуры эмуляции ω-й группы нейронов последовательно выполняются следующие операции. С первой входной шины 35 нейропроцессора в третий регистр 3 загружается управляющее слово, определяющее параметры функций насыщения, вычисляемых для ω-й группы нейронов. Затем в четвертый регистр 4, сдвиговый регистр 7 и в первый блок памяти вычислительного устройства 18 загружается управляющая информация, необходимая для выполнения операции по сжатию и упаковке результатов вычисления функций насыщения.

В течение каждого t-го такта исполнительной фазы (Θ +1)-й макрооперации процедуры эмуляции ω -й группы нейронов на входы 15 устройства для вычисления функций насыщения 14 из второго блока памяти магазинного типа 10 поступает вектор частичных сумм $\mathbf{G}_{\Theta,\omega}^{\, \mathrm{t}}$, в результате чего на выходах 17 устройства для вычисления функций насыщения 14 формируется вектор

$$\mathbf{R}_{\omega}^{t} = \Psi_{Q_{\omega}}(\mathbf{G}_{\mathbf{e},\omega}^{t}),$$

который затем поступает на входы 20 вычислительного устройства 18. Вычислительное устройство 18 и сумматор 30 осуществляют сжатие вектора $\mathbf{R}^{\iota}_{\omega}$ путем исключения у каждого его элемента всех разрядов, являющихся расширением знакового разряда. Если при этом на входы 19 вычислительного устройства 18 подается не нулевой вектор, а вектор данных с одной из входных шин 35 или 36 нейропроцессора, то ре-

10

15

20

25

зультат сжатия вектора \mathbf{R}'_{ω} будет упакован в этот вектор входных данных. В качестве такого вектора входных данных может использоваться результат, полученный в t-м такте исполнительной фазы (Θ +1)-й макрооперации процедуры эмуляции (ω -1)-й группы нейронов и хранившийся во внешней памяти. Результат записывается во второй блок памяти магазинного типа 10.

При выполнении любой макрооперации по эмуляции фрагмента слоя нейронной сети переход от подготовительной фазы к исполнительной осуществляется путем подачи активного сигнала на управляющий вход 27 нейропроцессора в течение одного такта, предшествующего первому такту исполнительной фазы. При этом содержимое четвертого регистра 4 переписывается в пятый регистр 5, содержимое сдвигового регистра 7 переписывается в шестой регистр 6, а содержимое первого блока памяти вычислительного устройства 18 пересылается в его второй блок памяти.

Последовательное выполнение макроопераций осуществляется нейропроцессором в конвейерном режиме, при котором исполнительная фаза очередной макрооперации выполняется одновременно с подготовительной фазой следующей макрооперации. Количество тактов, необходимых для выполнения всех операций подготовительной фазы макрооперации, колеблется в диапазоне от N/J до N/J+4 в зависимости от количества управляющих слов, загружаемых в регистры нейропроцессора. Количество тактов, необходимых для выполнения исполнительной фазы любой макрооперации равно количеству обрабатываемых наборов входных данных Т, которое задается пользователем. Таким образом, минимальный период выполнения макрооперации определяется длительностью подготовительной фазы и равен длительности N/J процессорных тактов. Значение Т целесообразно выбирать равным N/J, так как при меньших значениях Т будут простаивать исполнительные узлы нейропроцессора, а при больших значениях Т возрастает время реакции нейропроцессора на очередной набор данных на нейронных входах, что нежелательно при эмуляции нейронных сетей реального масштаба времени.

В общем случае процесс эмуляции слоя нейронной сети, разбиваемого на $\Omega \times (\Theta+1)$ фрагментов, для T наборов входных данных выполняется на одном нейропроцессоре за $\Omega \times (\Theta+1) \times T$ тактов, но не менее, чем за $\Omega \times (\Theta+1) \times N / J$ тактов.

15

20

25

30

Небольшой слой нейронной сети, у которого суммарная разрядность данных, подаваемых на все нейронные входы, и суммарная разрядность результатов взвешенного суммирования для всех нейронов не превышают разрядности нейропроцессора N каждая, эмулируется путем выполнения двух макроопераций. Первая макрооперация эмулирует взвешенное суммирование всех входных данных для всех нейронов слоя, а вторая - вычисление функций насыщения для всех нейронов слоя.

Наличие в нейропроцессоре двух входных 35 и 36 и одной выходной 37 шин позволяет создавать на его основе эффективно работающие мультипроцессорные системы. Система, состоящая из Ξ нейропроцессоров будет выполнять эмуляцию слоя нейронной сети в Ξ раз быстрее, чем один нейропроцессор. В предельном случае каждый фрагмент каждого слоя нейронной сети может эмулироваться отдельным нейропроцессором.

Основным узлом нейропроцессора является вычислительное устройство 18.

На фиг 4 приведена блок-схема одной из возможных реализаций вычислительного устройства 18 для выполнения операций над векторами данных программируемой разрядности, содержащего сдвиговый регистр 50, выполняющий за один такт арифметический сдвиг всех операндов хранящегося в нем N-разрядного вектора на J разрядов влево, где J - минимальная величина, которой кратны разрядности данных в векторах вторых операндов вычислительного устройства 18, элемент задержки 51, первый блок памяти 52, имеющий порт ввода магазинного типа и содержащий N/J ячеек для хранения N-разрядных данных, второй блок памяти 53, содержащий N/J ячеек для хранения N-разрядных данных, N/J блоков умножения 54, каждый из которых умножает N-разрядный вектор данных программируемой разрядности на J-разрядный множитель, и схему сложения векторов 55, формирующую двухрядный код суммы N/J+1 векторов данных программируемой разрядности.

Входы разрядов вектора третьих операндов 21 вычислительного устройства 18 подключены к информационным входам сдвигового регистра 50, выходы которого соединены с информационными входами первого блока памяти 52, выходы каждой ячейки которого соединены с информационными входами соответствующей ячейки второго блока памяти 53, выходы каждой ячейки которого соединены с входами разрядов вектора множимых соответствующего блока умножения 54, входы разрядов множителя которого подключены к входам соответствующей Ј-разрядной группы разрядов вектора вторых операндов 20 вычислительного устройства 18. Выходы каж-

10

15

20

25

дого блока умножения 54 соединены с входами разрядов соответствующего вектора слагаемых схемы сложения векторов 55, входы разрядов (N/J+1)-го вектора слагаемых которой подключены к входам разрядов вектора первых операндов 19 вычислительного устройства 18, входы установки границ данных в векторах третьих операндов 24 которого подключены к соответствующим входам установки границ данных в векторах операндов сдвигового регистра 50, вход режима работы которого подключен к первому входу управления загрузкой векторов третьих операндов в первый блок памяти 25 вычислительного устройства 18, второй вход управления загрузкой векторов третьих операндов в первый блок памяти 26 которого подключен к тактовому входу сдвигового регистра 50 и входу элемента задержки 51, выход которого соединен с входом управления записью первого блока памяти 52. Вход управления записью второго блока памяти 53 подключен к входу управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти 27 вычислительного устройства 18, каждый вход установки границ данных в векторах вторых операндов 23 которого подключен к входу знаковой коррекции соответствующего блока умножения 54. Входы установки границ данных в векторах первых операндов и результатов 22 вычислительного устройства 18 подключены к входам установки границ данных в векторах множимых и результатов каждого блока умножения 54 и к входам установки границ данных в векторах слагаемых и результатов схемы сложения векторов 55, выходы разрядов векторов первых и вторых слагаемых результатов которой являются соответствующими выходами 28 и 29 вычислительного устройства 18.

Вычислительное устройство 18 работает следующим образом.

Процедура загрузки матрицы **Z** во второй блок памяти 53 вычислительного устройства 18 выполняется в два этапа.

Первоначально в течение N/J тактов матрица ${\bf Z}$ преобразуется в матрицу

$$\mathbf{Z}' = egin{pmatrix} Z_{1,1} & Z_{1,2} & \cdots & Z_{1,M} \\ Z_{2,1} & Z_{2,2} & \cdots & Z_{2,M} \\ \vdots & \vdots & & \vdots \\ Z_{N/I,1} & Z_{N/I,2} & \cdots & Z_{N/I,M} \end{pmatrix}$$
, которая загружается в первый блок памяти 52 вы-

числительного устройства 18. Причем і-я строка матрицы \mathbf{Z} представляет собой вектор данных $\mathbf{Z}_{i} = (Z_{i,1} \quad Z_{i,2} \quad \dots \quad Z_{i,M})$, который впоследствии будет умножаться на і-ю J-разрядную группу разрядов вектора \mathbf{Y} (i=1,2,...,N/J). Все векторы \mathbf{Z}_{1} , \mathbf{Z}_{2} ,...,

 ${f Z}_{{\rm N}/{\rm J}}$ имеют точно такой же формат, что и любой из векторов ${f Z}_1,\,{f Z}_2,\,\dots,\,{f Z}_K$. Преобразование матрицы ${f Z}$ в матрицу ${f Z}'$ выполняется путем замены k-й строки ${f Z}_k$ (k=1,2,...,K) матрицы ${f Z}$ на ${f N}_k$ / ${f J}$ строк ${f Z}_{{f I}_{k-1}+1},\,{f Z}_{{f I}_{k-1}+2},\dots,\,{f Z}_{{f I}_{k-1}+N_k'/{f J}}$ матрицы ${f Z}'$, формируемых в соответствие с выражением:

$$\mathbf{Z}_{1_{k-1}+j}^{'} = \mathbf{Z}_{k} \times 2^{J(j-1)}$$
 (j=1,2,..., $N_{k}^{'}/J$),

где I_k – суммарное количество J-разрядных групп разрядов в k первых операндах вектора $Y,\ N_k$ - разрядность k-го элемента Y_k вектора Y.

$$I_{k} = \sum_{n=1}^{k} N_{n}^{'} / J.$$

Из представленного выше выражения следует, что $\mathbf{Z}_1 = \mathbf{Z}_1$, $\mathbf{Z}_{N_1/J+1} = \mathbf{Z}_2$, 10 $\mathbf{Z}_{(N_1+N_2)/J+1} = \mathbf{Z}_3$ и т.д. То есть все строки матрицы \mathbf{Z} будут присутствовать и в матрице \mathbf{Z} , но, как правило, на других позициях.

Преобразование матрицы **Z** в матрицу **Z** выполняется с помощью сдвигового регистра 50 за N/J тактов. В каждом из этих N/J тактов на управляющий вход 26 вычислительного устройства 18 подается синхросигнал, который поступает на тактовый вход сдвигового регистра 50, а на входы 24 вычислительного устройства 18 непрерывно подается описанное выше N-разрядное управляющее слово H, которое поступает на входы установки границ данных в векторах операндов сдвигового регистра 50. В і-м такте (i=1,2,...,N/J) на управляющий вход 25 вычислительного устройства 18 подается і-й разряд е_і описанного выше (N/J)-разрядного управляющего слова Е. Данный сигнал поступает на вход управления режимом работы сдвигового регистра 50.

В ($I_{k-1}+1$)-м такте (k=1,2,...,K), когда на вход 25 вычислительного устройства 18 подается разряд слова E, имеющий единичное значение, сдвиговый регистр 50 переходит в режим загрузки вектора \mathbf{Z}_k , подаваемого на входы 21 вычислительного устройства 18. В каждом из остальных N/J-K тактов, когда на вход 25 вычислительного устройства 18 подается разряд слова E, имеющий нулевое значение, сдвиговый регистр 50 будет выполнять арифметический сдвиг на J разрядов влево хранящегося в нем вектора данных.

Таким образом, по окончании i-го такта (i=1,2,...,N/J) процесса преобразования матрицы **Z** в матрицу **Z** в сдвиговом регистре 50 будет хранится вектор **Z**. Ин-

15

20

формация с выходов сдвигового регистра 50 поступает на информационные входы первого блока памяти 52, имеющего порт ввода магазинного типа.

Синхросигнал, подаваемый на вход 26 вычислительного устройства 18 в каждом такте в течение всего процесса преобразования матрицы **Z** в матрицу **Z**, поступает через элемент задержки 51, в качестве которого может быть использован обычный инвертор, на вход управления записью первого блока памяти 52 вычислительного устройства 18. Поэтому одновременно с преобразованием матрицы **Z** в матрицу **Z** будет происходить загрузка матрицы **Z** в первый блок памяти 52 вычислительного устройства 18. По окончании процесса загрузки в і-й ячейке первого блока памяти 52 вычислительного устройства 18 будет содержаться вектор **Z** (i=1,2,...,N/J).

После этого на управляющий вход 27 вычислительного устройства 18 в течение одного такта подается синхросигнал, по которому содержимое всех ячеек первого блока памяти 52 переписывается в соответствующие ячейки второго блока памяти 53 вычислительного устройства 18. Таким образом, за один такт происходит пересылка матрицы **Z** из первого 52 во второй 53 блок памяти вычислительного устройства 18.

Начиная со следующего такта исполнительные узлы вычислительного устройства 18, к которым относятся блоки умножения 54 и схема сложения векторов 55, будут в каждом такте формировать двухрядный код результата операции $\mathbf{X} + \mathbf{Y} \times \mathbf{Z}$. При этом і-й блок умножения 54 служит для формирования частичного произведения вектора \mathbf{Z}_i , хранящегося в і-й ячейке второго блока памяти 53 вычислительного устройства 18 на і-ю группу разрядов \mathbf{Y}_i вектора \mathbf{Y}_i , подаваемого на входы 20 вычислительного устройства 18:

$$\mathbf{P}_{i} = \mathbf{Z}_{i} \times \mathbf{Y}_{i}.$$

На входы 23 вычислительного устройства 18 подается управляющее слово Е, ј25 й разряд е_j которого поступает на вход знаковой коррекции (j-1)-го блока умножения
54 (j=2,3,...,N/J). На вход знаковой коррекции (N/J)-го блока умножения 54 поступает
младший разряд е_i управляющего слова Е. Поэтому каждый блок умножения 54, на
входы разрядов множителя которого подается группа старших разрядов одного из
элементов вектора Y, будет выполнять умножение в дополнительном коде. Осталь-

10

15

10

15

20

25

Схема сложения векторов 55 формирует двухрядный код суммы частичных произведений $\mathbf{P}_1, \, \mathbf{P}_2, \dots, \, \mathbf{P}_{N/J}, \,$ и вектора \mathbf{X} , подаваемого на входы 19 вычислительного устройства 18. Данная схема может быть построена на основе сумматоров с отложенными переносами.

На входы 22 вычислительного устройства 18 подается управляющее слово Н, которое поступает на входы установки границ данных в векторах множимых каждого блока умножения 54 и на входы установки границ данных в векторах слагаемых схемы сложения векторов 55. При этом в каждом исполнительном узле вычислительного устройства 18 будет блокироваться распространение переносов между разрядами этих узлов, обрабатывающими разные элементы входных векторов.

На выходах схемы сложения векторов 55 формируются векторы ${\bf A}$ и ${\bf B}$, сумма которых равна

$$\mathbf{A} + \mathbf{B} = \mathbf{X} + \sum_{i=1}^{N/J} \mathbf{P}_i = \mathbf{X} + \sum_{i=1}^{N/J} \mathbf{Y}_i \times \mathbf{Z}_i$$

Сгруппировав частичные произведения, относящиеся к отдельным элементам вектора Y, последнее выражение можно представить в следующем виде

$$\mathbf{A} + \mathbf{B} = \mathbf{X} + \sum_{k=1}^{K} \sum_{j=1}^{N_k/J} Y_{I_{k-1}+j}' \times \mathbf{Z}_{I_{k-1}+j}' = \mathbf{X} + \sum_{k=1}^{K} \sum_{j=1}^{N_k/J} Y_{I_{k-1}+j}' \times \mathbf{Z}_{k} \times 2^{J(j-1)}.$$

 $Y_k = \sum_{j=1}^{N_k/J} Y_{I_{k-1}+j} \times 2^{J(j-1)}$, предыдущее выражение преобразуется следующим образом:

$$\mathbf{A} + \mathbf{B} = \mathbf{X} + \sum_{k=1}^{K} \mathbf{Y}_k \times \mathbf{Z}_k.$$

Таким образом, на выходах 28 и 29 вычислительного устройства формируется двухрядный код результата операции $\mathbf{X} + \mathbf{Y} \times \mathbf{Z}$

В общем случае длительность процессорного такта нейропроцессора определяется суммарной задержкой переключения последовательно включенных коммутатора с трех направлений в два 11, устройства для вычисления функций насыщения 14, вычислительного устройства 18 и сумматора 30. Производительность нейропроцессора можно существенно увеличить, если использовать устройства для вычисления функций насыщения 13 и 14, содержащие регистры входных данных, информационные входы которых подключены к входам 15 этих устройств, вычислительное устройство 18, содержащее регистр входных данных, информационные входы которого под-

ключены к входам 19 и 20 вычислительного устройства 18, и сумматор 30, содержащий регистр входных данных, информационные входы которого подключены к входам 31, 32 и 33 сумматора 30. Наличие таких регистров в исполнительных узлах нейропроцессора позволяет вести обработку данных в конвейерном режиме, обеспечивающем в каждом такте параллельное выполнение трех процессов: формирования вычислительным устройством 18 двухрядного кода результата взвешенного суммирования очередного набора входных данных, сложения на сумматоре 30 двухрядного кода результата взвешенного суммирования предыдущего набора входных данных и вычисления на устройствах 13 и 14 функций насыщения для следующего набора входных операндов. Так как максимальные задержки переключения устройств для вычисления функций насыщения 13 и 14, вычислительного устройства 18 и сумматора 30 имеют приблизительно одинаковые значения, то введение конвейерных регистров позволяет практически в три раза повысить тактовую частоту работы нейропроцессора.

Устройство для вычисления функций насыщения, схема которого представлена на фиг.5, имеет входы разрядов вектора входных операндов 15, управляющие входы 16 и выходы разрядов вектора результатов 17. Каждый из N разрядов 56 данного устройства содержит первый 57 и второй 58 мультиплексоры, логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 59, РАВНОЗНАЧНОСТЬ 60, И-НЕ 61 и ЗАПРЕТ 62. В состав устройства входят также схема распространения переносов 63, имеющая вход начального переноса 64, инверсные входы распространения переноса через отдельные разряды 65, входы переноса из отдельных разрядов 66 и выходы переноса в отдельные разряды 67, и схема формирования переносов 68, имеющая вход начального переноса 69, входы распространения переноса через отдельные разряды 70, входы генерации переноса в отдельных разрядах 71 и выходы переноса в отдельные разряды 72.

Вторые информационные входы первого 57 и второго 58 мультиплексоров и первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 59 каждого разряда 56 устройства объединены и подключены к входу соответствующего разряда вектора входных операндов 15 устройства, выход каждого разряда вектора результатов 17 которого подключен к выходу первого мультиплексора 57 соответствующего разряда 56 устройства. Прямой вход элемента ЗАПРЕТ 62 и первые входы элементов И-НЕ 61 и РАВНО-ЗНАЧНОСТЬ 60 каждого разряда 56 устройства объединены и подключены к соответствующему управляющему входу 16 устройства. Первый вход элемента ИСКЛЮ-

5

10

15

20

25

10

15

20

25

30

ЧАЮЩЕЕ ИЛИ 59 и прямой вход элемента ЗАПРЕТ 62 д-го разряда 56 устройства соединены соответственно с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 59 и инверсным входом элемента ЗАПРЕТ 62 (q-1)-го разряда 56 устройства, первый информационный вход второго мультиплексора 58 которого соединен с выходом переноса в (N-q+2)-й разряд 67 схемы распространения переносов 63 (где q=2,3,...,N). Выход элемента И-НЕ 61 п-го разряда 56 устройства соединен с входом распространения переноса через (N-n+1)-й разряд 70 схемы формирования переносов 68, выход переноса в (N-n+2)-й разряд 72 которой соединен с управляющим входом первого мультиплексора 57 п-го разряда 56 устройства, выход элемента ЗАПРЕТ 62 которого соединен с управляющим входом второго мультиплексора 58 этого же разряда 56 устройства, входом генерации переноса в (N-n+1)-м разряде 71 схемы формирования переносов 68 и инверсным входом распространения переноса через (N-n+1)-й разряд 65 схемы распространения переносов 63, вход переноса из (N-n+1)-го разряда 66 которой соединен с выходом второго мультиплексора 58 п-го разряда 56 устройства (n=1,2,...N). В каждом разряде 56 устройства выход второго мультиплексора 58 соединен с вторым входом элемента РАВНОЗНАЧНОСТЬ 60, выход которого соединен с первым информационным входом первого мультиплексора 57, а выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 59 соединен с вторым входом элемента И-НЕ 61. Второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 59, инверсный вход элемента ЗАПРЕТ 62 и первый информационный вход второго мультиплексора 58 N-го разряда 56 устройства, вход начального переноса 64 схемы распространения переносов 63 и вход начального переноса 69 схемы формирования переносов 68 объединены и подключены к шине логического нуля.

В качестве схем 63 и 68 в устройстве для вычисления функций насыщения могут использоваться различные схемы распространения и формирования переносов, применяемые в параллельных сумматорах.

В простейшем варианте схемы распространения переносов 63 выход переноса в q-й разряд 67 соединяется с входом переноса из (q-1)-го разряда 66 (где q=2,3,...,N).

Устройство для вычисления функций насыщения 15 работает следующим образом.

На входы 15 устройства подаются разряды вектора входных операндов $\mathbf{D} = (\mathbf{D}_1 \ \mathbf{D}_2 \ \cdots \ \mathbf{D}_L)$ Вектор \mathbf{D} представляет собой N-разрядное слово, в котором упаковано L данных, представленных в дополнительном коде и являющихся элемен-

10

15

тами этого вектора. При этом младшие разряды вектора ${\bf D}$ являются разрядами первого данного ${\bf D}_1$, далее следуют разряды второго данного ${\bf D}_2$ и т.д. Старшие разряды вектора ${\bf D}$ являются разрядами L-го данного ${\bf D}_L$. При такой упаковке ${\bf v}$ -й разряд ${\bf \lambda}$ -го данного ${\bf D}_{\lambda}$ является $({\bf v} + \sum_{\mu=1}^{\lambda-1} {\bf N}_{\mu})$ -м разрядом вектора ${\bf D}$, где ${\bf N}_{\lambda}$ -разрядность ${\bf \lambda}$ -го данного ${\bf D}_{\lambda}$ вектора ${\bf D}$, ${\bf v}$ =1,2,..., ${\bf N}_{\lambda}$, ${\bf \lambda}$ =1,2,..., ${\bf L}$.

Минимальная разрядность данных, составляющих вектор \mathbf{D} , равна двум. В общем случае количество разрядов N_{λ} в λ -м данном D_{λ} вектора \mathbf{D} может принимать любое целочисленное значение от 2 до N (λ =1,2,...,L), а количество данных L, упакованных в этом векторе, - от 1 до N/2. Единственное ограничение заключается в том, что суммарная разрядность всех данных, упакованных в одном векторе \mathbf{D} , должна быть равна его разрядности:

$$\sum_{\lambda=1}^{L} N_{\lambda} = N.$$

Устройство предназначено для формирования на выходах 17 вектора $\mathbf{F} = (F_1 \quad F_2 \quad \cdots \quad F_L) \,, \; \lambda\text{-й элемент } F_{\lambda} \; \text{которого является результатом вычисления}$ функции насыщения от λ -го операнда \mathbf{D}_{λ} вектора \mathbf{D} :

$$F_{\lambda} = \Psi_{Q_{\lambda}}(D_{\lambda}),$$

где Q_{λ} - параметр функции насыщения, вычисляемой для операнда D_{λ} (λ =1,2,...,L). Общий вид функций насыщения, вычисляемых устройством, представлен на фиг.2 и описывается следующими выражениями:

$$\Psi_{Q}(D) = D$$
, если $-2^{Q} \le D \le 2^{Q} - 1$; $\Psi_{Q}(D) = 2^{Q} - 1$, если $D > 2^{Q} - 1$; $\Psi_{Q}(D) = -2^{Q}$, если $D < -2^{Q}$.

Вектор **F** имеет точно такой же формат, что и вектор **D**. Количество значащих бит в элементе F_{λ} вектора **F** без учета знакового разряда равно значению параметр Q_{λ} , которое должно быть меньше разрядности N_{λ} операндов D_{λ} и F_{λ} (λ =1,2,...,L).

Настройка аппаратуры устройства на требуемый формат векторов **D** и **F**, а также на требуемые значения параметров реализуемых функций насыщения, осуществляется путем подачи N-разрядного слова U на управляющие входы 16 устройства.

10

15

20

25

При этом разряды слова U должны иметь следующие значения: разряды с первого по Q_1 -й – нулевые, разряды с (Q_1+1) -го по N_1 -й - единичные, разряды с (N_1+1) -го по (N_1+Q_2) -й - нулевые, разряды с (N_1+Q_2+1) -го по (N_1+N_2) -й – единичные и т.д. В общем случае разряды управляющего слова U с $(1+\sum_{\mu=1}^{\lambda-1}N_{\mu})$ -го по $(Q_{\lambda}+\sum_{\mu=1}^{\lambda-1}N_{\mu})$ -й должны иметь нулевые значения, а разряды с $(1+Q_{\lambda}+\sum_{\mu=1}^{\lambda-1}N_{\mu})$ -го по $(\sum_{\mu=1}^{\lambda}N_{\mu})$ -й – единичные значения $(\lambda=1,2,\ldots,L)$.

Если значение n-го разряда слова U равно единице ($u_n=1$), а значение (n+1)-го разряда равно нулю ($u_{n+1}=0$), то устройство будет рассматривать n-й разряд вектора \mathbf{D} , как старший (знаковый) разряд соответствующего элемента данного вектора. Количество нулевых битов в слове U равно суммарному числу значащих бит во всех элементах вектора результатов \mathbf{F}

Элемент ЗАПРЕТ 62 п-го разряда 56 устройства формирует сигнал $g_n = \overline{u_{n+1}} \wedge u_n$, который является признаком того, что n-й разряд устройства обрабатывает знаковый разряд одного из входных операндов, составляющих вектор \mathbf{D} (здесь и ниже $n=1,2,\ldots,N$). Второй мультиплексор 58 n-го разряда 56 устройства формирует сигнал $\mathbf{v}_n = \mathbf{v}_{n+1} \wedge \overline{\mathbf{g}_n} \vee \mathbf{d}_n \wedge \mathbf{g}_n$, который имеет значение знакового (старшего) разряда входного операнда, разрядом которого является n-й разряд \mathbf{d}_n вектора \mathbf{D} .

С целью ускоренного формирования сигналов v_n для всех разрядов 56 в устройстве используется схема распространения переносов 63, в качестве которой может применяться любая известная схема последовательного или обходного переноса, используемая в обычных параллельных сумматорах. Для применения схемы распространения переносов 63 в предложенном устройстве характерно, что в качестве сигналов входных и выходных переносов используются сигналы v_n , а в качестве сигналов распространения переноса через отдельные разряды - инверсные значения сигналов g_n . Причем перенос распространяется от старших разрядов устройства к младшим.

Элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 59 и И-НЕ 61 n-го разряда 56 устройства служат для формирования сигнала $p_n = \overline{u_n} \vee \overline{d_{n+1} \oplus d_n}$, который является признаком того, что значение n-го разряда d_n вектора $\mathbf D$ не приводит к превышению порога на-

сыщения, установленного словом U для входного операнда, разрядом которого является n-й разряд d_n вектора D.

Схема формирования переносов 68 формирует для каждого n-го разряда 56 устройства сигнал $c_n = c_{n+1} \wedge p_n \vee g_n$, который является признаком того, что значения всех разрядов вектора **D** начиная с n-го разряда d_n и заканчивая старшим разрядом входного операнда, разрядом которого является n-й разряд d_n вектора **D**, не приводит к превышению порога насыщения, установленного словом U для этого входного операнда. В качестве схемы 68 может применяться любая известная схема формирования последовательных или групповых переносов, используемая в обычных параллельных сумматорах. Для применения схемы формирования переносов 68 в предложенном устройстве характерно, что в качестве сигналов генерации переноса, подаваемых на входы 71, используются сигналы g_n , в качестве сигналов распространения переноса, подаваемых на входы 70, используются сигналы p_n , а на выходах переноса 72 формируются сигналы c_n . Причем перенос распространяется от старших разрядов устройства к младшим.

Элемент РАВНОЗНАЧНОСТЬ 60 и первый мультиплексор 57 n-го разряда 56 устройства формируют значение n-го разряда f_n вектора результатов \mathbf{F} в соответствие с выражением $f_n = d_n \wedge c_n \vee (\overline{v_n \oplus u_n}) \wedge \overline{c_n}$. Если $c_n = 1$, то на выходе первого мультиплексора 57 устанавливается значение разряда d_n вектора \mathbf{D} ; если $c_n = 0$ и $u_n = 1$, то на выходе первого мультиплексора 57 устанавливается прямое значение знакового разряда (v_n) соответствующего операнда вектора \mathbf{D} ; если $c_n = 0$ и $u_n = 0$, то на выходе первого мультиплексора 57 устанавливается инверсное значение знакового разряда $(\overline{v_n})$ соответствующего операнда вектора \mathbf{D} . Полученные на выходах первых мультиплексоров 57 разряды вектора результатов поступают на выходы 17 устройства.

Необходимо отметить, что если на входы 16 устройства подается управляющее слово U=(100...0)b, то информация, поступающая на входы 15 устройства, будет проходить на его выходы 17 без изменения (F=D).

Таким образом, предложенное устройство для вычисления функций насыщения имеет задержку переключения приблизительно равную задержке переключения обычного параллельного сумматора двух N-разрядных чисел. При этом данное устройство позволяет одновременно вычислять функции насыщения для нескольких данных, разрядность которых может программироваться пользователем.

10

15

20

25

WO 99/66419 PCT/RU98/00449

43

Вычислительное устройство, схема которого представлена на фиг.7, имеет входы разрядов вектора первых 19, вектора вторых 20 и вектора третьих 21 операндов, входы установки границ данных в векторах первых операндов и результатов 22, в векторах вторых операндов 23 и в векторах третьих операндов 24, первый 25 и второй 26 входы управления загрузкой векторов третьих операндов в первый блок памяти, вход управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти 27 и выходы разрядов векторов первых слагаемых результатов 28 и векторов вторых слагаемых результатов 29. Данное устройство содержит сдвиговый регистр 50, элемент задержки 51, N/2 логических элементов ЗАПРЕТ 75, N/2 дешифраторов разрядов множителя 76, матрицу умножения 77 из N столбцов по N/2 ячеек в каждом. Каждый разряд сдвигового регистра 50 содержит логический элемент ЗА-ПРЕТ 78, мультиплексор 79 и триггер 80. Каждая ячейка матрицы умножения 77 содержит первый 81 и второй 82 триггеры, выполняющие функции ячеек памяти соответственно первого и второго блоков памяти устройства, логический элемент ЗА-ПРЕТ 83, схему формирования разряда частичного произведения 84, одноразрядный сумматор 85 и мультиплексор 86. Причем на фиг. 7 нумерация столбцов ячеек матрицы умножения 77 выполнена справа налево, а нумерация ячеек в столбцах ячеек матрицы умножения 77 - сверху вниз.

Вход каждого разряда вектора первых операндов 19 устройства подключен к второму входу одноразрядного сумматора 85 первой ячейки соответствующего столбца матрицы умножения 77, первый вход одноразрядного сумматора 85 каждой ячейки которой соединен с выходом схемы формирования разряда частичного произведения 84 этой же ячейки матрицы умножения 77, управляющие входы мультиплексоров 86 и инверсные входы элементов ЗАПРЕТ 83 всех ячеек каждого столбца которой объединены и подключены к соответствующему входу установки границ данных в векторах первых операндов и результатов 22 устройства. Каждый вход установки границ данных в векторах вторых операндов 23 устройства подключен к инверсному входу соответствующего элемента ЗАПРЕТ 75, выход которого соединен с первым входом соответствующего дешифратора разрядов множителя 76. Соответствующие управляющие входы схем формирования разряда частичного произведения 84 i-х ячеек всех столбцов матрицы умножения 77 объединены и подключены к соответствующим выходам i-го дешифратора разрядов множителя 76, второй и третий входы которого подключены к входам соответственно (2i-1)-го и (2i)-го разрядов вектора вторых

5

10

15

20

25

операндов 20 устройства (где i=1,2,...,N/2). Прямой вход j-го элемента ЗАПРЕТ 75 соединен с третьим входом (j-1)-го дешифратора разрядов множителя 76 (где j=2,3,...,N/2). Вход каждого разряда вектора третьих операндов 21 устройства подключен к второму информационному входу мультиплексора 79 соответствующего разряда сдвигового регистра 50, первый информационный вход которого соединен с выходом элемента ЗАПРЕТ 78 этого же разряда сдвигового регистра 50, первый инверсный вход которого подключен к соответствующему входу установки границ данных в векторах третьих операндов 24 устройства. Второй инверсный вход элемента ЗАПРЕТ 78 д-го разряда сдвигового регистра 50 соединен с первым инверсным входом элемента ЗАПРЕТ 78 (q-1)-го разряда сдвигового регистра 50 (где q=2,3,...,N). Прямой вход элемента ЗАПРЕТ 78 г-го разряда сдвигового регистра 50 соединен с выходом триггера 80 (г-2)-го разряда сдвигового регистра 50 (где г=3,4,...,N). Управляющие входы мультиплексоров 79 всех разрядов сдвигового регистра 50 объединены и подключены к первому входу управления загрузкой векторов третьих операндов в первый блок памяти 25 устройства. Входы синхронизации триггеров 80 всех разрядов сдвигового регистра 50 и вход элемента задержки 51 объединены и подключены к второму входу управления загрузкой векторов третьих операндов в первый блок памяти 26 устройства. Выход мультиплексора 79 каждого разряда сдвигового регистра 50 соединен с информационным входом триггера 80 этого же разряда сдвигового регистра 50, выход которого соединен с информационным входом первого триггера 81 последней ячейки соответствующего столбца матрицы умножения 77. Выход первого триггера 81 ј-й ячейки каждого столбца матрицы умножения 77 соединен с информационным входом первого триггера 81 (j-1)-й ячейки этого же столбца матрицы умножения 77. (где j=2,3,...,N/2). Входы синхронизации первых триггеров 81 всех ячеек матрицы умножения 77 объединены и подключены к выходу элемента задержки 51. Входы синхронизации вторых триггеров 82 всех ячеек матрицы умножения 77 объединены и подключены к входу управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти 27 устройства. Второй информационный вход схемы формирования разряда частичного произведения 84 і-й ячейки q-го столбца матрицы умножения 77 соединен с выходом элемента ЗАПРЕТ 83 і-й ячейки (q-1)-го столбца матрицы умножения 77 (где i=1,2,...,N/2 и q=2,3,...,N). Второй вход одноразрядного сумматора 85 ј-й ячейки каждого столбца матрицы умножения 77 соединен с выходом суммы одноразрядного сумматора 85 (j-1)-й ячейки этого же

5

10

15

20

25

10

15

20

25

столбца матрицы умножения 77 (где j=2,3,...,N/2). Третий вход одноразрядного сумматора 85 j-й ячейки q-го столбца матрицы умножения 77 соединен с выходом мультиплексора 86 (j-1)-й ячейки (q-1)-го столбца матрицы умножения 77 (где j=2,3,...,N/2 и q=2,3,...,N), а третий вход одноразрядного сумматора 85 j-й ячейки первого столбца матрицы умножения 77 соединен с третьим выходом (j-1)-го дешифратора разрядов множителя 76 (где j=2,3,...,N/2).

Выход суммы одноразрядного сумматора 85 последней ячейки каждого столбца матрицы умножения 77 является выходом соответствующего разряда вектора первых слагаемых результатов 28 устройства. Выход мультиплексора 86 последней ячейки (q-1)-го столбца матрицы умножения 77 является выходом q-го разряда вектора вторых слагаемых результатов 29 устройства (где q=2,3,...,N), первый разряд вектора вторых слагаемых результатов 29 которого подключен к третьему выходу (N/2)-го дешифратора разрядов множителя 76. Второй инверсный и прямой входы элемента ЗАПРЕТ 78 первого разряда и прямой вход элемента ЗАПРЕТ 78 второго разряда сдвигового регистра 50, вторые информационные входы схем формирования разряда частичного произведения 84 всех ячеек первого столбца матрицы умножения 77, третьи входы одноразрядных сумматоров 85 первых ячеек всех столбцов матрицы умножения 77 и прямой вход первого элемента ЗАПРЕТ 75 объединены и подключены к шине логического нуля. В каждой ячейке матрицы умножения 77 выход первого триггера 81 соединен с информационным входом второго триггера 82, выход которого соединен с прямым входом элемента ЗАПРЕТ 83 и первым информационным входом схемы формирования разряда частичного произведения 84, третий управляющий вход которой соединен с вторым информационным входом мультиплексора 86, первый информационный вход которого соединен с выходом переноса одноразрядного сумматора 85 этой же ячейки матрицы умножения 77.

Вычислительное устройство предназначено для формирования двухрядного кода результата операции умножения вектора вторых операндов $\mathbf{Y} = (Y_1 \quad Y_2 \quad \cdots \quad Y_K)$, разряды которого подаются на входы 20 устройства, на мат-

рицу третьих операндов
$$\mathbf{Z} = \begin{pmatrix} Z_{\text{1.1}} & Z_{\text{1.2}} & \cdots & Z_{\text{1.M}} \\ Z_{\text{2.1}} & Z_{\text{2.2}} & \cdots & Z_{\text{2.M}} \\ \vdots & \vdots & & \vdots \\ Z_{\text{K.1}} & Z_{\text{K.2}} & \cdots & Z_{\text{K.M}} \end{pmatrix}$$
, предварительно загруженную и

30 хранящуюся во втором блоке памяти устройства, с прибавлением к полученному про-

15

20

25

изведению вектора первых операндов $\mathbf{X} = (\mathbf{X}_1 \ \mathbf{X}_2 \ \cdots \ \mathbf{X}_M)$, разряды которого подаются на входы 19 устройства. При этом в каждом такте работы устройства на его выходах 28 и 29 формируются разряды векторов $\mathbf{A} = (\mathbf{A}_1 \ \mathbf{A}_2 \ \cdots \ \mathbf{A}_M)$ и $\mathbf{B} = (\mathbf{B}_1 \ \mathbf{B}_2 \ \cdots \ \mathbf{B}_M)$, сумма которых является результатом операции $\mathbf{X} + \mathbf{Y} \times \mathbf{Z}$. То есть сумма m-х элементов векторов \mathbf{A} и \mathbf{B} определяется выражением:

$$A_m + B_m = X_m + \sum_{k=1}^{K} Y_k \times Z_{k,m}$$
 (m=1,2,...,M).

Вектор X представляет собой N-разрядное слово, в котором упаковано M данных, представленных в дополнительном коде и являющихся элементами этого вектора. При этом младшие разряды вектора X являются разрядами первого данного X_1 , далее следуют разряды второго данного X_2 и т.д. Старшие разряды вектора X являются разрядами M-го данного $X_{\rm m}$. При такой упаковке v-й разряд m-го данного $X_{\rm m}$ является ($v + \sum_{\mu=1}^{\rm m-1} N_{\mu}$)-м разрядом вектора X, где $N_{\rm m}$ -разрядность m-го данного $X_{\rm m}$ вектора X, $v=1,2,\ldots,N_{\rm m}$, $m=1,2,\ldots,M$. Количество данных M в векторе X и количество разрядов $N_{\rm m}$ в каждом m-м данном $X_{\rm m}$ этого вектора ($m=1,2,\ldots,M$) могут принимать любые целочисленные значения от 1 до N. Единственное ограничение заключается в том, что суммарная разрядность всех данных, упакованных в одном векторе X, должна быть равна его разрядности:

$$\sum_{m=1}^{M} N_m = N \,. \tag{3.1}$$

Вектор **Y** представляет собой N-разрядное слово, в котором упаковано K данных, представленных в дополнительном коде и являющихся элементами этого вектора. Формат вектора **Y** аналогичен формату вектора **X**. Однако данные векторы могут различаться количеством и разрядностью отдельных данных, упакованных в этих векторах. Количество разрядов N_k в k-м данном Y_k (k=1,2,...,K) вектора **Y** может принимать целочисленное четное значение от 2 до N. Количество данных K в векторе **Y** может принимать любое целочисленное значение от 1 до N/2. Однако, суммарная разрядность всех данных, упакованных в одном векторе **Y**, должна быть равна его разрядности:

10

15

20

25

$$\sum_{k=1}^K N_k = N$$

k-я строка матрицы \mathbf{Z} представляет собой вектор данных $\mathbf{Z}_k = (Z_{k,l} \ Z_{k,2} \ \dots \ Z_{k,M})$, где $k=1,2,\dots,K$. Причем каждый из векторов $\mathbf{Z}_1,\ \mathbf{Z}_2,\ \dots,$ \mathbf{Z}_K должен иметь точно такой же формат, что и вектор \mathbf{X} .

Векторы \mathbf{A} и \mathbf{B} , формируемые на выходах 28 и 29 устройства, имеют точно такой же формат, что и вектор \mathbf{X} .

Настройка аппаратуры вычислительного устройства на обработку векторов требуемых форматов осуществляется путем подачи N-разрядного управляющего слова H на входы установки границ данных в векторах первых операндов и результатов 22 устройства и (N/2)-разрядного управляющего слова E на входы установки границ данных в векторах вторых операндов 23 устройства.

Единичное значение n-го разряда h_n слова H означает, что устройство будет рассматривать n-й разряд каждого из векторов X, \mathbf{Z}_1 , \mathbf{Z}_2 , ..., \mathbf{Z}_K , как старший разряд соответствующего элемента данного вектора. Количество единичных битов в слове H равно количеству элементов в каждом из векторов X, \mathbf{Z}_1 , \mathbf{Z}_2 , ..., \mathbf{Z}_K :

$$\sum_{n=1}^{N} h_n = M$$

Единичное значение і-го разряда e_i слова E означает, что устройство будет рассматривать і-ю пару разрядов вектора Y, как группу младших разрядов соответствующего элемента данного вектора. Количество единичных битов в слове E равно количеству элементов в векторе Y:

$$\sum_{i=1}^{N/2} e_i = K.$$

Выполнению описанной выше операции должна предшествовать процедура загрузки матрицы **Z** во второй блок памяти устройства, функции ячеек памяти которого выполняют вторые триггеры 82 ячеек матрицы умножения 77. Данная процедура выполняется в два этапа.

Первоначально в течение N/2 тактов матрица Z преобразуется в матрицу

$$\mathbf{Z}' = egin{pmatrix} Z_{1,1}' & Z_{1,2}' & \cdots & Z_{1,M}' \\ Z_{2,1} & Z_{2,2} & \cdots & Z_{2,M}' \\ \vdots & \vdots & & \vdots \\ Z_{N/2,1}' & Z_{N/2,2}' & \cdots & Z_{N/2,M}' \end{pmatrix}$$
, которая загружается в первый блок памяти уст-

ройства. Причем і-я строка матрицы \mathbf{Z} представляет собой вектор данных $\mathbf{Z}_i = (Z_{i,1} \quad Z_{i,2} \quad \dots \quad Z_{i,M})$, который впоследствии будет умножаться на і-ю пару разрядов вектора \mathbf{Y} (i=1,2,...,N/2). Все векторы \mathbf{Z}_1 , \mathbf{Z}_2 ,..., $\mathbf{Z}_{N/2}$ имеют точно такой же формат, что и любой из векторов \mathbf{Z}_1 , \mathbf{Z}_2 ,..., \mathbf{Z}_K . Преобразование матрицы \mathbf{Z} в матрицу \mathbf{Z}_1 выполняется путем замены k-й строки \mathbf{Z}_k (k=1,2,...,K) матрицы \mathbf{Z}_k на \mathbf{N}_k / 2 строк $\mathbf{Z}_{\mathbf{I}_{k-1}+1}$, $\mathbf{Z}_{\mathbf{I}_{k-1}+2}$,..., $\mathbf{Z}_{\mathbf{I}_{k-1}+N_k/2}$ матрицы \mathbf{Z}_1 , формируемых в соответствие с выражением:

$$\mathbf{Z}_{i_{k-1}+j} = \mathbf{Z}_{k} \times 2^{2(j-1)}$$
 (j=1,2,...,N_k/2),

где I_k — суммарное количество пар разрядов в k первых операндах вектора Y, равное $I_k = \sum_{v=1}^k N_v / 2$

 ${f Z}_{(N_1+N_2)/2+1}={f Z}_3$ и т.д. То есть все строки матрицы ${f Z}$ будут присутствовать и в матрице ${f Z}$, но, как правило, на других позициях.

Преобразование матрицы ${\bf Z}$ в матрицу ${\bf Z}'$ выполняется с помощью сдвигового регистра 50, который имеет два режима работы. В режиме загрузки на управляющий вход 25 устройства подается единичный сигнал, и все мультиплексоры 79 сдвигового регистра 50 начинают пропускать на информационные входы триггеров 80 сдвигового регистра 50 разряды вектора данных, подаваемые на входы 21 устройства. В режиме сдвига на управляющий вход 25 устройства подается нулевой сигнал, и все мультиплексоры 79 сдвигового регистра 50 начинают пропускать на информационные входы триггеров 80 сдвигового регистра 50 информацию с выходов соответствующих элементов ЗАПРЕТ 78 сдвигового регистра 50. На выходе элемента ЗАПРЕТ 78 г-го разряда (r=3,4,...,N) сдвигового регистра 50 формируется сигнал $w_{r-2} \wedge \overline{h_r} \wedge \overline{h_{r-1}}$, где

10

15

20

WO 99/66419 PCT/RU98/00449

49

w_{r-2} — информация, хранящаяся в триггере 80 (г-2)-го разряда сдвигового регистра 50, а h_r - значение г-го разряда N-разрядного управляющего слова H, которое подается на входы 24 устройства и устанавливает границы данных в обрабатываемых векторах. Элементы ЗАПРЕТ 78 предотвращают распространение информации между разрядами сдвигового регистра 50, хранящими разряды различных элементов вектора данных, предварительно загруженного в сдвиговый регистр 50. На выходе элементов ЗАПРЕТ 78 двух младших разрядов сдвигового регистра постоянно формируются нулевые сигналы, так как их прямые входы подключены к шине логического нуля. Таким образом, сдвиговый регистр 50, находящийся в режиме сдвига, выполняет арифметический сдвиг хранящегося в нем вектора данных на два разряда влево, что эквивалентно умножению элементов этого вектора на четыре.

Преобразование матрицы \mathbb{Z} в матрицу \mathbb{Z}' выполняется за N/2 тактов. В каждом из этих N/2 тактов на управляющий вход 26 устройства подается синхросигнал, который поступает на входы синхронизации триггеров 80 сдвигового регистра 50, а на входы установки границ данных в векторах третьих операндов 24 устройства непрерывно подается описанное выше N-разрядное управляющее слово H, которое при выполнении операции $\mathbf{X} + \mathbf{Y} \times \mathbf{Z}$ по окончании загрузки матрицы \mathbf{Z} будет подаваться на входы 22 устройства. В і-м такте (\mathbf{i} =1,2,...,N/2) на управляющий вход 25 устройства подается і-й разряд е_i описанного выше (N/2)-разрядного управляющего слова E, которое при выполнении операции $\mathbf{X} + \mathbf{Y} \times \mathbf{Z}$ по окончании процесса преобразования и загрузки матрицы \mathbf{Z} будет подаваться на входы 23 устройства.

В ($I_{k-1}+1$)-м такте (k=1,2,...,K), когда на вход 25 устройства подается разряд слова Е, имеющий единичное значение, на входы 21 устройства поступают разряды вектора \mathbf{Z}_k , который будет записываться без изменений в триггеры 80 сдвигового регистра 50. В каждом из остальных N/2-K тактов, когда на вход 25 устройства подается разряд слова Е, имеющий нулевое значение, в триггеры 80 сдвигового регистра 50 будут записываться увеличенные в четыре раза значения элементов вектора данных, хранящегося в сдвиговом регистре 50.

Таким образом, по окончании i-го такта (i=1,2,...,N/2) процесса преобразова-30 ния матрицы **Z** в матрицу **Z** в триггерах 80 сдвигового регистра 50 будет хранится вектор **Z**

10

20

10

15

20

25

30

Информация с выходов сдвигового регистра 50 поступает на информационные входы первого блока памяти устройства, который реализован на первых триггерах 81 ячеек матрицы умножения 77. Матрица N на N/2 триггеров 81 образует N параллельно включенных (N/2)-разрядных сдвиговых регистров, каждый из которых состоит из N/2 последовательно включенных триггеров 81, входящих в состав ячеек одного из столбцов матрицы умножения 77. Поэтому матрица триггеров 81 может рассматриваться как блок памяти, имеющий порт ввода магазинного типа и содержащий N/2 ячеек памяти, каждая из которых обеспечивает хранение N-разрядных слов. Функции і-й ячейки первого блока памяти выполняют триггеры 81 ячеек і-й строки матрицы умножения 77 (i=1,2,...,N/2).

Синхросигнал, подаваемый на вход 26 устройства в каждом такте в течение всего процесса преобразования матрицы ${\bf Z}$ в матрицу ${\bf Z}$, поступает через элемент задержки 51, в качестве которого может быть использован обычный инвертор, на входы синхронизации первых триггеров 81 всех ячеек матрицы умножения 77. Поэтому одновременно с преобразованием матрицы ${\bf Z}$ в матрицу ${\bf Z}$ будет происходить загрузка матрицы ${\bf Z}$ в первый блок памяти устройства. По окончании процесса загрузки в первых триггерах 81 ячеек і-й строки матрицы умножения 77 будет содержаться вектор ${\bf Z}$ (i=1,2,...,N/2).

После этого на управляющий вход 27 устройства в течение одного такта подается синхросигнал, по которому содержимое первых триггеров 81 всех ячеек матрицы умножения 77 переписывается во вторые триггеры 82 этих же ячеек матрицы умножения 77 Матрица N на N/2 триггеров 82 может рассматриваться как второй блок памяти, содержащий N/2 ячеек памяти, каждая из которых обеспечивает хранение N-разрядных слов. Функции і-й ячейки второго блока памяти выполняют вторые триггеры 82 ячеек і-й строки матрицы умножения 77 (i=1,2,...,N/2). Таким образом, за один такт происходит пересылка матрицы Z из первого во второй блок памяти устройства.

Начиная со следующего такта исполнительные узлы вычислительного устройства, к которым относятся элементы ЗАПРЕТ 75, дешифраторы разрядов множителей 76, а также входящие в состав ячеек матрицы умножения 77 элементы ЗАПРЕТ 83, схемы формирования разряда частичного произведения 84, одноразрядные суммато-

ры 85 и мультиплексоры 86, будут в каждом такте выполнять описанную выше операцию

$$\mathbf{A} + \mathbf{B} = \mathbf{X} + \mathbf{Y} \times \mathbf{Z} .$$

При этом і-й дешифратор разрядов множителя 76, і-й элемент ЗАПРЕТ 75, а также входящие в состав ячеек і-й строки матрицы умножения 77 элементы ЗАПРЕТ 83 и схемы 84 служат для формирования разрядов частичного произведения вектора \mathbf{Z}_{i} , хранящегося во вторых триггерах 82 ячеек і-й строки матрицы умножения 77, на і-ю пару разрядов \mathbf{Y}_{i} вектора \mathbf{Y}_{i} (здесь и ниже i=1,2,...,N/2):

$$\mathbf{P}_{i} = \mathbf{Z}_{i} \times \mathbf{Y}_{i}$$

10

20

Все частичные произведения вычисляются по модифицированному алгоритму Бута, в соответствие с которым значения 2i-го и (2i-1)-го разрядов вектора Y и сигнала переноса c_i из соседней младшей пары разрядов множителя определяют значение частичного произведения P_i следующим образом:

если
$$y_{2i}$$
=0, y_{2i-1} =0 и c_i =0 или y_{2i} =1, y_{2i-1} =1 и c_i =1, то \mathbf{P}_i = 0; если y_{2i} =0, y_{2i-1} =0 и c_i =1 или y_{2i} =0, y_{2i-1} =1 и c_i =0, то \mathbf{P}_i = \mathbf{Z}_i ; если y_{2i} =0, y_{2i-1} =1 и c_i =1, то \mathbf{P}_i = $2 \times \mathbf{Z}_i$; если y_{2i} =1, y_{2i-1} =0 и c_i =0, то \mathbf{P}_i = $-2 \times \mathbf{Z}_i$;

если
$$y_{2i}=1$$
, $y_{2i-1}=0$ и $c_i=1$ или $y_{2i}=1$, $y_{2i-1}=1$ и $c_i=0$, то $\mathbf{P}_i=-\mathbf{Z}_i$.

В обычных двухоперандных умножителях Бута в качестве сигнала переноса с_і используется (2i-2)-й разряд множителя. В предложенном устройстве, где множимым является вектор операндов программируемой разрядности, сигнал переноса с_і формируется на выходе i-го элемента ЗАПРЕТ 75 и описывается следующим логическим выражением:

$$c_i = y_{2i-2} \wedge \overline{e_i},$$

где у_{2i-2} - (2i-2)-й разряд вектора **Y**, е_i - i-й разряд управляющего слова E. Применение элементов ЗАПРЕТ 75 позволяет блокировать распространение переносов между парами разрядов вектора **Y**, относящимися к разным элементам вектора.

На выходах і-го дешифратора разрядов множителя 76 формируются следующие сигналы:

30 one_i =
$$y_{2i-1} \oplus c_i$$
, two_i = $y_{2i-1} \oplus c_i \wedge y_{2i-1} \oplus y_{2i}$, sub_i = y_{2i} .

Данные сигналы осуществляют управление схемами формирования разряда частичного произведения 84 ячеек і-й строки матрицы умножения 77, на первые информационные входы которых с выходов вторых триггеров 82 ячеек і-й строки матрицы умножения 77 подаются разряды вектора \mathbf{Z}_i , а на вторые информационные входы с выходов элементов ЗАПРЕТ 83 ячеек і-й строки матрицы умножения 77 подаются разряды вектора \mathbf{Z}_i^* . Элемент ЗАПРЕТ 83 і-й ячейки п-го столбца матрицы умножения 77 формирует (n+1)-й разряд $\mathbf{Z}_{i,n+1}^*$ вектора \mathbf{Z}_i^* в соответствие с выражением

$$z_{i,n+1} = z_{i,n} \wedge \overline{h_n} ,$$

5

. 10

15

20

25

где $\mathbf{Z}_{i,n}$ - n-й разряд вектора \mathbf{Z}_i , хранящийся в триггере 82 i-й ячейки n-го столбца матрицы умножения 77, h_n - n-й разряд управляющего слова H (i=1,2,...,N/2 и n=1,2,...,N). Из данного выражения следует, что вектор \mathbf{Z}_i^n равен $2 \times \mathbf{Z}_i$ и имеет точно такой же формат, что и вектор \mathbf{Z}_i

Элементы И 90 и 91 и элемент ИЛИ 92, входящие в состав схем формирования разряда частичного произведения 84 ячеек і-й строки матрицы умножения 77, образуют N-разрядный коммутатор, на выход которого при one_i=1 и two_i=0 проходит вектор \mathbf{Z}_i , при one_i=0 и two_i=1 - вектор \mathbf{Z}_i , а при one_i=0 и two_i=0 - вектор с нулевыми значениями всех разрядов. Таким образом, на выходах данного коммутатора формируется вектор \mathbf{P}_i , который при sub_i=0 равен вектору частичных произведений \mathbf{P}_i , а при sub_i=1 равен $-\mathbf{P}_i$.

Изменение знака каждого элемента вектора \mathbf{P}_i , необходимое для получения вектора \mathbf{P}_i при $\mathrm{sub}_i=1$, может быть выполнено путем инвертирования каждого разряда вектора \mathbf{P}_i и прибавления единицы к каждому элементу инвертированного вектора. Элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 93, входящие в состав схем формирования разряда частичного произведения 84 ячеек і-й строки матрицы умножения 77, выполняют функции инверторов, управляемых сигналом sub_i . При $\mathrm{sub}_i=0$, вектор \mathbf{P}_i проходит через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 93 на выходы схем формирования разряда частичного произведения 84 ячеек і-й строки матрицы умножения 77 без изменений. При $\mathrm{sub}_i=1$ элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 93 инвертируют каждый разряд этого век-

тора. Таким образом, на выходах схем формирования разряда частичного произведения 84 ячеек і-й строки матрицы умножения 77 формируется N-разрядный вектор \mathbf{P}_{i} , имеющий точно такой же формат, что и векторы $\mathbf{X},\ \mathbf{Z}_{1},\ \mathbf{Z}_{2},...,\ \mathbf{Z}_{N/2}$, и удовлетворяющий выражению:

$$\mathbf{P}_{i}^{"} + \mathbf{SUB}_{i} = \mathbf{P}_{i},$$

10

15

20

25

где \mathbf{SUB}_i - N-разрядный вектор, m-м элементом которого является N_m -разрядный операнд (00...0 sub_i)b, младший разряд которого равен sub_i, а остальные разряды имеют нулевые значения.

Одноразрядные сумматоры 85 и мультиплексоры 86 ячеек матрицы умножения 77 служат для формирования двухрядного кода суммы векторов $\mathbf{X}, \ \mathbf{P}_1^{"}, \ \mathbf{P}_2^{"}, ..., \ \mathbf{P}_{N/2}^{"}$, SUB_1 , SUB_2 ,..., $SUB_{N/2}$. В данной схеме собственно сложение выполняется с помощью одноразрядных сумматоров 85, как и в обычных схемах сложения N/2+1 операндов, построенных на основе сумматоров с отложенными переносами. Мультиплексоры 86 служат для замены сигналов переноса между столбцами одноразрядных сумматоров 85, выполняющих сложение различных элементов векторов, на сигналы sub₁, $\mathrm{sub}_2,\ldots,\,\mathrm{sub}_{\mathrm{N/2}}.$ Если (q-1)-й разряд $\mathrm{h}_{\mathrm{q-1}}$ управляющего слова H равен нулю, то мультиплексоры 86 ячеек (q-1)-го столбца матрицы умножения 77 пропускают на соответствующие входы одноразрядных сумматоров 85 ячеек q-го столбца матрицы умножения 77 сигналы с выходов переноса одноразрядных сумматоров 85 ячеек (q-1)-го столбца матрицы умножения 77 (q=2,3,...,N). Если (q-1)-й разряд h_{a-1} управляющего слова Н равен единице, то мультиплексоры 86 ячеек (q-1)-го столбца матрицы умножения 77 пропускают на соответствующие входы одноразрядных сумматоров 85 ячеек q-го столбца матрицы умножения 77 сигналы sub_1 , sub_2 ,..., $sub_{N/2}$ с выходов дешифраторов разрядов множителя 76 (q=2,3,...,N). В результате на выходах 28 и 29 устройства формируются векторы А и В, сумма равна

$$\mathbf{A} + \mathbf{B} = \mathbf{X} + \sum_{i=1}^{N/2} (\mathbf{P}_{i}^{"} + \mathbf{SUB}_{i}) = \mathbf{X} + \sum_{i=1}^{N/2} \mathbf{P}_{i} = \mathbf{X} + \sum_{i=1}^{N/2} \mathbf{Y}_{i}^{"} \times \mathbf{Z}_{i}^{"}$$

Сгруппировав частичные произведения, относящиеся к отдельным элементам вектора Y, последнее выражение можно представить в следующем виде

$$\mathbf{A} + \mathbf{B} = \mathbf{X} + \sum_{k=1}^{K} \sum_{j=1}^{N_k^{'}/2} Y_{I_{k-1}+j}^{'} \times \mathbf{Z}_{I_{k-1}+j}^{'} = \mathbf{X} + \sum_{k=1}^{K} \sum_{j=1}^{N_k^{'}/2} Y_{I_{k-1}+j}^{'} \times \mathbf{Z}_{k} \times 2^{2(j-1)}.$$

10

15

C учетом того, что каждый k-й элемент вектора Y равен $Y_k = \sum_{j=1}^{N_k^2/2} Y_{I_{k,j}+j}^2 \times 2^{2(j-1)}$, предыдущее выражение преобразуется следующим образом:

$$\mathbf{A} + \mathbf{B} = \mathbf{X} + \sum_{k=1}^{K} \mathbf{Y}_k \times \mathbf{Z}_k.$$

Таким образом, на выходах 28 и 29 устройства формируется двухрядный код результата операции $\mathbf{X} + \mathbf{Y} \times \mathbf{Z}$.

Вычислительное устройство ориентировано на пакетную обработку векторов данных, при которой множество векторов входных операндов, подаваемых последовательно на каждый из входов 19 и 20 устройства, разбивается на последовательно обрабатываемые подмножества (пакеты). Совокупность векторов входных операндов, подаваемых на каждый из входов 19 и 20 устройства и входящих в т-й пакет, можно представить в виде вектора векторов данных:

$$\mathbf{X}^{\tau} = \begin{pmatrix} \mathbf{X}^{\tau,l} \\ \mathbf{X}^{\tau,2} \\ \vdots \\ \mathbf{X}^{\tau,T_{\tau}} \end{pmatrix}, \qquad \mathbf{Y}^{\tau} = \begin{pmatrix} \mathbf{Y}^{\tau,l} \\ \mathbf{Y}^{\tau,2} \\ \vdots \\ \mathbf{Y}^{\tau,T_{\tau}} \end{pmatrix},$$

где T_{τ} - количество векторов, входящих в состав каждого τ -го пакета. Причем все векторы, входящие в состав одного пакета должны иметь одинаковый формат, то есть информация, подаваемая на управляющие входы 22 и 23 устройства, не должна изменяться в процессе обработки одного пакета векторов.

Обработка τ -х пакетов \mathbf{X}^{τ} и \mathbf{Y}^{τ} выполняется за \mathbf{T}_{τ} тактов. При этом в каждом t-м такте вычислительное устройство выполняет операцию

$$\mathbf{A}^{\tau,t} + \mathbf{B}^{\tau,t} = \mathbf{X}^{\tau,t} + \mathbf{Y}^{\tau,t} \times \mathbf{Z}^{\tau}$$
 (t=1,2,...,T_r),

20 где \mathbf{Z}^{τ} - содержимое второго блока памяти устройства, которое в процессе обработки τ -х пакетов \mathbf{X}^{τ} и \mathbf{Y}^{τ} должно оставаться неизменным.

Одновременно с обработкой τ -х пакетов векторов выполняется описанная выше процедура последовательной загрузки векторов $\mathbf{Z}_{1}^{\tau+1}$, $\mathbf{Z}_{2}^{\tau+1}$,..., $\mathbf{Z}_{K}^{\tau+1}$ с входов 21 устройства в первый блок памяти устройства. Данная процедура выполняется за N/2 тактов.

По окончании обоих указанных процессов на управляющий вход 27 нейропроцессора подается активный сигнал, инициирующий пересылку матрицы $\mathbf{Z}^{\tau+1}$ из перво-

15

20

25

30

го во второй блок памяти устройства. Данная пересылка выполняются за один такт. После этого устройство переходит к процедурам обработки (τ +1)-х пакетов векторов $\mathbf{X}^{\tau+1}$ и $\mathbf{Y}^{\tau+1}$ и загрузки матрицы $\mathbf{Z}^{\tau+2}$.

Количество векторов T_{τ} в каждом τ -м пакете может задаваться программно. Причем нецелесообразно использовать пакеты векторов с T_{τ} меньшим, чем N/J+2, так как при этом будут простаивать вычислительные средства нейропроцессора.

Сумматор, схема которого представлена на фиг.9, имеет входы разрядов вектора первых 31 и вектора вторых 32 слагаемых, входы установки границ данных в векторах слагаемых и сумм 33 и выходы разрядов вектора сумм 34. Каждый из N разрядов 94 сумматора содержит полусумматор 95, логический элемент ИСКЛЮЧАЮ-ЩЕЕ ИЛИ 96, первый 97 и второй 98 логические элементы ЗАПРЕТ. В состав сумматора входит также схема формирования переносов 99.

Входы разрядов вектора первых слагаемых 31 сумматора и входы разрядов вектора вторых слагаемых 32 сумматора подключены соответственно к первым и вторым входам полусумматоров 95 разрядов 94 сумматора. Инверсные входы первого 97 и второго 98 элементов ЗАПРЕТ каждого разряда 94 сумматора объединены и подключены к соответствующему входу установки границ данных в векторах слагаемых и сумм 33 сумматора. Выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 96 разрядов 94 сумматора являются выходами разрядов вектора сумм 34 сумматора. Выход первого элемента ЗАПРЕТ 97 каждого разряда 94 сумматора соединен с входом распространения переноса через соответствующий разряд схемы формирования переносов 99, вход генерации переноса в каждом разряде которой соединен с выходом второго элемента ЗАПРЕТ 98 соответствующего разряда 94 сумматора. Второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 96 q-го разряда 94 сумматора соединен с выходом переноса в д-й разряд схемы формирования переносов 99 (где д=2,3,...,N), вход начального переноса которой и второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 96 первого разряда 94 сумматора подключены к шине логического нуля. В каждом разряде 94 сумматора выход суммы полусумматора 95 соединен с первым входом элемента ИСКЛЮЧАЮ-ЩЕЕ ИЛИ 96 и прямым входом первого элемента ЗАПРЕТ 97, а выход переноса полусумматора 95 соединен с прямым входом второго элемента ЗАПРЕТ 98.

Сумматор 31 работает следующим образом.

10

15

20

25

На входы 31 сумматора подаются разряды вектора первых слагаемых $\mathbf{A}=(A_1\ A_2\ \cdots\ A_M)$. Вектор \mathbf{A} представляет собой N-разрядное слово, в котором упаковано M данных, представленных в дополнительном коде и являющихся элементами этого вектора. При этом младшие разряды вектора \mathbf{A} являются разрядами первого данного A_1 , далее следуют разряды второго данного A_2 и т.д. Старшие разряды вектора \mathbf{A} являются разрядами M-го данного \mathbf{A}_M . При такой упаковке v-й разряд m-го данного \mathbf{A}_m является $(\mathbf{v}+\sum_{\mu=1}^{m-1}\mathbf{N}_\mu)$ -м разрядом вектора \mathbf{A} , где \mathbf{N}_m -разрядность m-го данного \mathbf{A}_m вектора \mathbf{A} , $\mathbf{v}=1,2,\ldots,\mathbf{N}_m$, $\mathbf{m}=1,2,\ldots,\mathbf{M}$. Количество данных \mathbf{M} в векторе \mathbf{A} и количество разрядов \mathbf{N}_m в каждом m-м данном \mathbf{A}_m этого вектора могут принимать любые целочисленные значения от 1 до \mathbf{N} ($\mathbf{m}=1,2,\ldots,\mathbf{M}$). Единственное ограничение заключается в том, что суммарная разрядность всех данных, упакованных в одном векторе \mathbf{A} , должна быть равна его разрядности:

$$\sum_{m=1}^{M} N_m = N.$$

На входы 32 сумматора подаются разряды N-разрядного вектора вторых слагаемых $\mathbf{B} = (\mathbf{B_1} \ \mathbf{B_2} \ \cdots \ \mathbf{B_M})$, который имеет точно такой же формат, что и вектор \mathbf{A} .

Настройка аппаратуры сумматора на обработку векторов требуемых форматов обеспечивается путем подачи на его входы 33 N-разрядного управляющего слова H. При этом единичное значение n-го разряда h_n слова H означает, что сумматор будет рассматривать n-й разряд каждого из векторов A и B, как старший разряд соответствующего элемента данного вектора. Количество единичных битов в слове H равно количеству элементов в каждом из векторов A и B (здесь и ниже n=1,2,...,N):

$$\sum_{n=1}^{N} h_n = M$$

В n-м разряде 94 сумматора на входы полусумматора 95 подаются n-й разряд a_n вектора A и n-й разряд b_n вектора B. На выходах суммы и переноса этого полусумматора 95 формируются вспомогательные сигналы распространения p_n и генерации g_n переноса для данного разряда 94 сумматора:

$$p_n = a_n \oplus b_n \,, \qquad \qquad g_n = a_n \wedge b_n \,.$$

WO 99/66419 PCT/RU98/00449

57

Сигналы p_n и g_n поступают на прямые входы соответственно первого 97 и второго 98 элементов ЗАПРЕТ, на инверсные входы которых подается n-й разряд h_n управляющего слова Н. Если n-е разряды a_n и b_n векторов \mathbf{A} и \mathbf{B} не являются знаковыми разрядами отдельных элементов, составляющих данные векторы, то h_n =0, и сигналы p_n и g_n проходят на выходы элементов ЗАПРЕТ 97 и 98 без изменения. Если n-е разряды a_n и b_n векторов \mathbf{A} и \mathbf{B} являются знаковыми разрядами их элементов, то h_n =1, и на выходах элементов ЗАПРЕТ 97 и 98 устанавливаются нулевые значения сигналов. Таким образом, элементы ЗАПРЕТ 97 и 98 служат для блокировки сигналов генерации и распространения переносов в тех разрядах 94 сумматора, которые обрабатывают старшие разряды отдельных элементов входных векторов \mathbf{A} и \mathbf{B}

Сигналы с выходов элементов ЗАПРЕТ 97 и 98 поступают на входы распространения и генерации переносов схемы 99, которая служит для ускоренного формирования сигналов переноса в отдельные разряды сумматора. В качестве схемы 99 может быть использована любая известная схема обходного, группового или последовательного переноса, применяемая в обычных двухоперандных сумматорах. На выходах схемы 99 формируются сигналы переносов в отдельные разряды сумматора в соответствие с выражением $c_{n+1} = g_n \vee p_n \wedge c_n$. Поэтому, если $h_n = 1$, то $p_n = g_n = 0$, и схема 99 будет формировать сигнал $c_{n+1} = 0$.

Сигналы переносов, сформированные схемой 99, поступают на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 96 соответствующих разрядов 94 сумматора, на другие входы которых поступают сигналы распространения переносов с выходов суммы полусумматоров 95. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 96 каждого п-го разряда 94 сумматора формируется сигнал $s_n = p_n \oplus c_n$. Таким образом на выходах 34 сумматора формируется вектор $\mathbf{S} = (\mathbf{S}_1 \ \mathbf{S}_2 \ \cdots \ \mathbf{S}_M)$, каждый элемент которого равен сумме соответствующих элементов векторов \mathbf{A} и \mathbf{B} :

$$S_m = A_m + B_m$$
 (m=1,2,...,M).

Причем вектор S будет иметь точно такой же формат, что и векторы A и B.

ПРОМЫШЛЕННАЯ ПРИМЕНИМОСТЬ.

Достигаемый технический результат изобретения заключается в повышении производительности нейропроцессора путем обеспечения возможности программно изменять как разрядности входных операндов, так и разрядности результатов.

10

15

20

10

15

20

25

30

Специфика предлагаемого нейропроцессора заключается в том, что при его использовании пользователь может программно задавать следующие параметры нейронной сети: число слоев, число нейронов и нейронных входов в каждом слое, разрядность данных на каждом нейронном входе, разрядность каждого весового коэффициента, разрядность выходного значения каждого нейрона, параметр функции насыщения для каждого нейрона.

Один нейропроцессор позволяет эмулировать нейронную сеть практически неограниченных размеров. Эмуляция нейронной сети осуществляется послойно (последовательно слой за слоем).

Каждый слой нейронной сети разбивается на последовательно обрабатываемые фрагменты. Каждый фрагмент обрабатывается за один процессорный такт. Чем меньше разрядность входных данных и весовых коэффициентов, тем больший фрагмент нейронной сети обрабатывается за один такт. Несколько нейропроцессоров могут использоваться для эмуляции одной нейронной сети, что позволяет в несколько раз уменьшить длительность процесса эмуляции.

Достигаемый технический результат может быть усилен путем уменьшения длительности процессорного такта, за счет введения регистров входных данных в каждое из устройств для вычисления входных функций насыщения, вычислительное устройство и сумматор. Данные регистры выполняют функции конвейерных регистров, что позволяет практически в три раза уменьшить длительность процессорного такта.

Исполнительными узлами нейропроцессора являются устройства для вычисления функций насыщения, вычислительное устройство и сумматор. Каждое исполнительное устройство осуществляет обработку векторов данных программируемой разрядности. Причем данные исполнительные узлы могут использовать как в составе предлагаемого нейропроцессора, так и в других устройствах векторной обработки данных.

Достигаемый технический результат изобретения заключается в повышении производительности устройства для вычисления функций насыщения путем обеспечения возможности одновременной обработки вектора входных операндов программируемой разрядности. При этом, в устройстве для вычисления функций насыщения используются цепи ускоренного и обходного переноса, в результате чего задержка

10

15

20

25

BNSDOCID: <WO 9966419A1 I

переключения данного устройства приблизительно равна задержке обычного двухоперандного сумматора.

Достигаемый технический результат изобретения заключается в расширении функциональных возможностей вычислительного устройства. Данное устройство может за один такт выполнять операцию умножения матрицы данных на вектор данных программируемой разрядности. Причем, данная операция выполняется за один такт, длительность которого равна задержке переключения обычного матричного умножителя двух операндов (array multiplier).

Достигаемый технический результат изобретения заключается в повышении производительности сумматора путем введения в состав выполняемых им операций арифметических операций над векторами данных программируемой разрядности. В отличие от известных сумматоров векторов данных, в предложенном сумматоре блокировка сигнала переноса между разрядами сумматора, обрабатывающими соседние операнды входных векторов, осуществляется на уровне формирования вспомогательных функций генерации и распространения переноса. Это позволяет использовать в сумматоре схемы распространения переноса, применяемые в обычных двухоперандных сумматорах. Поэтому предложенный сумматор, предназначенный для сложения векторов данных программируемой разрядности, имеет практически такую же задержку переключения, что и двухоперандные сумматоры.

Предложенный нейропроцессор может эффективно использоваться для вычисления рекурсивных и нерекурсивных сверток, выполнения преобразования Адамара, быстрого и дискретного преобразований Фурье, а так же для выполнения других алгоритмов цифровой обработки сигналов.

Нейропроцессор может быть изготовлен в качестве самостоятельной микросхемы или входить в состав вычислительных систем в качестве сопроцессора.

10

15

20

25

30

Формула изобретения

1. Нейропроцессор, содержащий первый, второй и третий регистры, первый блок памяти магазинного типа и мультиплексор, первый информационный вход каждого разряда которого соединен с выходом соответствующего разряда первого регистра, информационный вход каждого разряда второго регистра подключен к соответствующему разряду первой входной шины нейропроцессора, входы управления первого, второго и третьего регистров являются соответствующими управляющими входами нейропроцессора, отличающийся тем, что в него введены четвертый, пятый и шестой регистры, сдвиговый регистр, логический элемент И, второй блок памяти магазинного типа, коммутатор с трех направлений в два, два устройства для вычисления функций насыщения, сумматор и вычислительное устройство, имеющее входы разрядов вектора первых операндов, входы разрядов вектора вторых операндов, входы разрядов вектора третьих операндов, входы установки границ данных в векторах первых операндов и результатов, входы установки границ данных в векторах вторых операндов, входы установки границ данных в векторах третьих операндов, первый и второй входы управления загрузкой векторов третьих операндов в первый блок памяти, вход управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти и выходы разрядов вектора первых и вектора вторых слагаемых результатов операции сложения вектора первых операндов с произведением вектора вторых операндов на матрицу третьих операндов, хранящуюся во втором блоке памяти, причем первые информационные входы разрядов коммутатора с трех направлений в два, информационные входы первого блока памяти магазинного типа, первого, третьего и четвертого регистров и параллельные информационные входы сдвигового регистра поразрядно объединены и подключены к соответствующим разрядам первой входной шины нейропроцессора, каждый разряд второй входной шины которого соединен с вторым информационным входом соответствующего разряда коммутатора с трех направлений в два, первый выход каждого разряда которого соединен с входом соответствующего разряда вектора входных операндов первого устройства для вычисления функций насыщения, управляющий вход каждого разряда которого соединен с выходом соответствующего разряда второго регистра, второй выход каждого разряда коммутатора с трех направлений в два соединен с входом соответствующего разряда вектора входных операндов второго устройства для вычисления

10

15

20

. 25

30

функций насыщения, управляющий вход каждого разряда которого соединен с выходом соответствующего разряда третьего регистра, выход каждого разряда вектора результатов первого устройства для вычисления функций насыщения соединен с вторым информационным входом соответствующего разряда мультиплексора, выход каждого разряда которого соединен с входом соответствующего разряда вектора первых операндов вычислительного устройства, вход каждого разряда вектора вторых операндов которого соединен с выходом соответствующего разряда вектора результатов второго устройства для вычисления функций насыщения, информационные выходы первого блока памяти магазинного типа соединены с входами соответствующих разрядов вектора третьих операндов вычислительного устройства, выход каждого разряда вектора первых слагаемых результатов операции сложения вектора первых операндов с произведением вектора вторых операндов на матрицу третьих операндов, хранящуюся во втором блоке памяти, которого соединен с входом соответствующего разряда вектора первых слагаемых сумматора, вход каждого разряда вектора вторых слагаемых которого соединен с выходом соответствующего разряда вектора вторых слагаемых результатов операции сложения вектора первых операндов с произведением вектора вторых операндов на матрицу третьих операндов, хранящуюся во втором блоке памяти, вычислительного устройства, каждый вход установки границ данных в векторах первых операндов и результатов которого соединен с выходом соответствующего разряда пятого регистра и с соответствующим входом установки границ данных в векторах слагаемых и сумм сумматора, выход каждого разряда вектора сумм которого соединен с соответствующим информационным входом второго блока памяти магазинного типа, каждый информационный выход которого подключен к соответствующему разряду выходной шины нейропроцессора и соединен с третьим входом соответствующего разряда коммутатора с трех направлений в два, выход каждого разряда четвертого регистра соединен с информационным входом соответствующего разряда пятого регистра и соответствующим входом установки границ данных в векторах третьих операндов вычислительного устройства, каждый вход установки границ данных в векторах вторых операндов которого соединен с выходом соответствующего разряда шестого регистра, информационный вход каждого разряда которого соединен с выходом соответствующего разряда сдвигового регистра, последовательные информационные вход и выход которого объединены и подключены к первому входу управления загрузкой векторов третьих операндов в первый блок памяти вычислительного устройства и к первому входу элемента И, выход которого соединен с входом управления чтением первого блока памяти магазинного типа, второй вход элемента И, вход управления сдвигом сдвигового регистра и второй вход управления загрузкой векторов третьих операндов в первый блок памяти вычислительного устройства объединены и подключены к соответствующему управляющему входу нейропроцессора, вход управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти вычислительного устройства и входы управления пятого и шестого регистров объединены и подключены к соответствующему управляющему входу нейропроцессора, управляющие входы коммутатора с трех направлений в два, мультиплексора и четвертого регистра, входы управления записью сдвигового регистра и первого блока памяти магазинного типа и входы управления чтением и записью второго блока памяти магазинного типа являются соответствующими управляющими входами нейропроцессора, выходы состояния первого и второго блоков памяти магазинного типа являются соответствующими управляющими входами нейропроцессора, выходы состояния первого и второго блоков памяти магазинного типа являются выходами состояния нейропроцессора.

2. Нейропроцессор по п.1, отличающийся тем, что вычислительное устройство содержит сдвиговый регистр, выполняющий за один такт арифметический сдвиг всех операндов хранящегося в нем N-разрядного вектора на Ј разрядов влево, где Ј минимальная величина, которой кратны разрядности данных в векторах вторых операндов вычислительного устройства, элемент задержки, первый блок памяти, имеющий порт ввода магазинного типа и содержащий N/J ячеек для хранения N-разрядных данных, второй блок памяти, содержащий N/J ячеек для хранения N-разрядных данных, N/J блоков умножения, каждый из которых умножает N-разрядный вектор данных программируемой разрядности на Ј-разрядный множитель, и схему сложения векторов, формирующую двухрядный код суммы N/J+1 векторов данных программируемой разрядности, причем входы разрядов вектора третьих операндов вычислительного устройства подключены к информационным входам сдвигового регистра, выходы которого соединены с информационными входами первого блока памяти, выходы каждой ячейки которого соединены с информационными входами соответствующей ячейки второго блока памяти, выходы каждой ячейки которого соединены с входами разрядов вектора множимых соответствующего блока умножения, входы разрядов множителя которого подключены к входам соответствующей Ј-разрядной группы разрядов вектора вторых операндов вычислительного устройства, выходы каждого блока умножения соединены с входами разрядов соответствующего вектора

5

10

15

20

25

слагаемых схемы сложения векторов, входы разрядов (N/J+1)-го вектора слагаемых которой подключены к входам разрядов вектора первых операндов вычислительного устройства, входы установки границ данных в векторах третьих операндов которого подключены к соответствующим входам установки границ данных в векторах операндов сдвигового регистра, вход режима работы которого подключен к первому входу управления загрузкой векторов третьих операндов в первый блок памяти вычислительного устройства, второй вход управления загрузкой векторов третьих операндов в первый блок памяти которого подключен к тактовому входу сдвигового регистра и входу элемента задержки, выход которого соединен с входом управления записью первого блока памяти, вход управления записью второго блока памяти подключен к входу управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти вычислительного устройства, каждый вход установки границ данных в векторах вторых операндов которого подключен к входу знаковой коррекции соответствующего блока умножения, входы установки границ данных в векторах первых операндов и результатов вычислительного устройства подключены к входам установки границ данных в векторах множимых и результатов каждого блока умножения и к входам установки границ данных в векторах слагаемых и результатов схемы сложения векторов, выходы разрядов векторов первых и вторых слагаемых результатов которой являются соответствующими выходами вычислительного устройства.

- 3. Нейропроцессор по п.1, *отпичающийся* тем, что каждое из устройств для вычисления функций насыщения содержит регистр входных данных, информационные входы которого являются входами соответствующих разрядов вектора входных операндов этого устройства, вычислительное устройство содержит регистр входных данных, информационные входы которого являются входами соответствующих разрядов векторов первых и вторых операндов вычислительного устройства, сумматор содержит регистр входных данных, информационные входы которого являются соответствующими входами сумматора.
- 4. Устройство для вычисления функций насыщения, содержащее в каждом из N разрядов первый мультиплексор, второй информационный вход которого подключен к входу соответствующего разряда вектора входных операндов устройства, выход каждого разряда вектора результатов которого подключен к выходу первого мультиплексора соответствующего разряда устройства, отличающееся тем, что в него введе-

5

10

15

20

10

15

20

25

30

ны схема распространения переносов и схема формирования переносов, а в его каждый разряд введены второй мультиплексор и логические элементы ИСКЛЮЧАЮ-ЩЕЕ ИЛИ, РАВНОЗНАЧНОСТЬ, И-НЕ и ЗАПРЕТ, причем прямой вход элемента ЗАПРЕТ и первые входы элементов И-НЕ и РАВНОЗНАЧНОСТЬ каждого разряда устройства объединены и подключены к соответствующему управляющему входу устройства, выход элемента И-НЕ n-го разряда устройства соединен с входом распространения переноса через (N-n+1)-й разряд схемы формирования переносов, выход переноса в (N-n+2)-й разряд которой соединен с управляющим входом первого мультиплексора п-го разряда устройства, выход элемента ЗАПРЕТ которого соединен с управляющим входом второго мультиплексора этого же разряда устройства, входом генерации переноса в (N-n+1)-м разряде схемы формирования переносов и инверсным входом распространения переноса через (N-n+1)-й разряд схемы распространения переносов, вход переноса из (N-n+1)-го разряда которой соединен с выходом второго мультиплексора n-го разряда устройства (где n=1,2,...N), первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и прямой вход элемента ЗАПРЕТ q-го разряда устройства соединены соответственно с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и инверсным входом элемента ЗАПРЕТ (q-1)-го разряда устройства, первый информационный вход второго мультиплексора которого соединен с выходом переноса в (Nq+2)-й разряд схемы распространения переносов (где q=2,3,...,N), входы начальных переносов схемы распространения переносов и схемы формирования переносов, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, инверсный вход элемента ЗАПРЕТ и первый информационный вход второго мультиплексора N-го разряда устройства объединены и подключены к шине логического нуля, а в каждом разряде устройства выход второго мультиплексора соединен с вторым входом элемента РАВНОЗНАЧ-НОСТЬ, выход которого соединен с первым информационным входом первого мультиплексора, второй информационный вход которого соединен с вторым информационным входом второго мультиплексора и первым входом элемента ИСКЛЮЧАЮ-ЩЕЕ ИЛИ, выход которого соединен с вторым входом элемента И-НЕ этого же разряда устройства.

5. Устройство по п.4, *отпичающееся* тем, что в схеме распространения переносов выход переноса в q-й разряд соединен с входом переноса из (q-1)-го разряда (где q=2,3,...,N).

WO 99/66419 PCT/RU98/00449

65

6. Устройство по п.4, *отпичающееся* тем, что схема формирования переносов содержит по N логических элементов И и ИЛИ, причем каждый вход распространения переноса через соответствующий разряд схемы подключен к первому входу соответствующего элемента И, выход которого соединен с первым входом соответствующего элемента ИЛИ, второй вход и выход которого подключены соответственно к входу генерации переноса в соответствующем разряде схемы и выходу переноса в этот же разряд схемы, второй вход первого элемента И является входом начального переноса схемы, второй вход q-го элемента И соединен с выходом (q-1)-го элемента ИЛИ (где q=2,3,...,N).

7. Вычислительное устройство, содержащее N/2 дешифраторов разрядов множителя и матрицу умножения из N столбцов по N/2 ячеек, каждая из которых состоит из схемы формирования разряда частичного произведения и одноразрядного сумматора, причем соответствующие управляющие входы схем формирования разряда частичного произведения і-х ячеек всех столбцов матрицы умножения объединены и подключены к соответствующим выходам і-го дешифратора разрядов множителя (где i=1,2,...,N/2), первый вход одноразрядного сумматора каждой ячейки матрицы умножения соединен с выходом схемы формирования разряда частичного произведения этой же ячейки матрицы умножения, отличающееся тем, что в него введены N/2 логических элементов ЗАПРЕТ, элемент задержки и N-разрядный сдвиговый регистр, каждый разряд которого состоит из логического элемента ЗАПРЕТ, мультиплексора и триггера, а в каждую ячейку матрицы умножения введены первый и второй триггеры, выполняющие функции ячеек памяти соответственно первого и второго блоков памяти устройства, логический элемент ЗАПРЕТ и мультиплексор, причем вход каждого разряда вектора первых операндов устройства подключен к второму входу одноразрядного сумматора первой ячейки соответствующего столбца матрицы умножения, управляющие входы мультиплексоров и инверсные входы элементов ЗАПРЕТ всех ячеек каждого столбца которой объединены и подключены к соответствующему входу установки границ данных в векторах первых операндов и результатов устройства, каждый вход установки границ данных в векторах вторых операндов которого подключен к инверсному входу соответствующего элемента ЗАПРЕТ, выход которого соединен с первым входом соответствующего дешифратора разрядов множителя, второй и третий входы і-го дешифратора разрядов множителя подключены к входам соответственно (2i-1)-го и (2i)-го разрядов вектора вторых операндов устройства (где

5

10

15

20

. 25

10

15

20

25

30

i=1,2,...,N/2), прямой вход j-го элемента ЗАПРЕТ соединен с третьим входом (j-1)-го дешифратора разрядов множителя (где j=2,3,...,N/2), вход каждого разряда вектора третьих операндов устройства подключен к второму информационному входу мультиплексора соответствующего разряда сдвигового регистра, первый информационный вход которого соединен с выходом элемента ЗАПРЕТ этого же разряда сдвигового регистра, первый инверсный вход которого подключен к соответствующему входу установки границ данных в векторах третьих операндов устройства, второй инверсный вход элемента ЗАПРЕТ q-го разряда сдвигового регистра соединен с первым инверсным входом элемента ЗАПРЕТ (q-1)-го разряда сдвигового регистра (где q=2,3,...,N), прямой вход элемента ЗАПРЕТ г-го разряда сдвигового регистра соединен с выходом триггера (г-2)-го разряда сдвигового регистра (где г=3,4,...,N), управляющие входы мультиплексоров всех разрядов сдвигового регистра объединены и подключены к первому входу управления загрузкой векторов третьих операндов в первый блок памяти устройства, входы синхронизации триггеров всех разрядов сдвигового регистра и вход элемента задержки объединены и подключены к второму входу управления загрузкой векторов третьих операндов в первый блок памяти устройства, выход мультиплексора каждого разряда сдвигового регистра соединен с информационным входом триггера этого же разряда сдвигового регистра, выход которого соединен с информационным входом первого триггера последней ячейки соответствующего столбца матрицы умножения, выход первого триггера ј-й ячейки каждого столбца матрицы умножения соединен с информационным входом первого триггера (j-1)-й ячейки этого же столбца матрицы умножения (где j=2,3,...,N/2), входы синхронизации первых триггеров всех ячеек матрицы умножения объединены и подключены к выходу элемента задержки, входы синхронизации вторых триггеров всех ячеек матрицы умножения объединены и подключены к входу управления пересылкой матрицы третьих операндов из первого блока памяти во второй блок памяти устройства, второй информационный вход схемы формирования разряда частичного произведения ій ячейки q-го столбца матрицы умножения соединен с выходом элемента ЗАПРЕТ і-й ячейки (q-1)-го столбца матрицы умножения (где i=1,2,...,N/2 и q=2,3,...,N), второй вход одноразрядного сумматора ј-й ячейки каждого столбца матрицы умножения соединен с выходом суммы одноразрядного сумматора (j-1)-й ячейки этого же столбца матрицы умножения (где j=2,3,...,N/2), третий вход одноразрядного сумматора j-й ячейки q-го столбца матрицы умножения соединен с выходом мультиплексора (j-1)-й

ячейки (q-1)-го столбца матрицы умножения (где j=2,3,...,N/2 и q=2,3,...,N), третий вход одноразрядного сумматора і-й ячейки первого столбца матрицы умножения соединен с третьим выходом (i-1)-го дешифратора разрядов множителя (где j=2,3,...,N/2), выход суммы одноразрядного сумматора последней ячейки каждого столбца матрицы умножения является выходом соответствующего разряда вектора первых слагаемых результатов устройства, выход мультиплексора последней ячейки (q-1)-го столбца матрицы умножения является выходом q-го разряда вектора вторых слагаемых результатов устройства (где q=2,3,...,N), первый разряд вектора вторых слагаемых результатов которого подключен к третьему выходу (N/2)-го дешифратора разрядов множителя, второй инверсный и прямой входы элемента ЗАПРЕТ первого разряда и прямой вход элемента ЗАПРЕТ второго разряда сдвигового регистра, вторые информационные входы схем формирования разряда частичного произведения всех ячеек первого столбца матрицы умножения, третьи входы одноразрядных сумматоров первых ячеек всех столбцов матрицы умножения и прямой вход первого элемента ЗАПРЕТ объединены и подключены к шине логического нуля, а в каждой ячейке матрицы умножения выход первого триггера соединен с информационным входом второго триггера, выход которого соединен с прямым входом элемента ЗАл ПРЕТ и первым информационным входом схемы формирования разряда частичного і произведения, третий управляющий вход которой соединен с вторым информационным входом мультиплексора, первый информационный вход которого соединен с выходом переноса одноразрядного сумматора этой же ячейки матрицы умножения.

8 Сумматор, содержащий схему формирования переносов, а в каждом из N своих разрядов - полусумматор и логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вход каждого разряда вектора первых слагаемых сумматора и вход соответствующего разряда вектора вторых слагаемых сумматора подключены соответственно к первому и второму входам полусумматора соответствующего разряда сумматора, выход суммы которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ этого же разряда сумматора, выход которого является выходом соответствующего разряда вектора сумм сумматора, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ q-го разряда сумматора соединен с выходом переноса в q-й разряд схемы формирования переносов (где q=2,3,...,N), вход начального переноса которой и второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первого разряда сумматора подключены к шине логического нуля, отличающийся тем, что в каждый его разряд введены первый и второй логиче-

. 10

15

20.

25

ские элементы ЗАПРЕТ, причем выход суммы полусумматора каждого разряда сумматора соединен с прямым входом первого элемента ЗАПРЕТ этого же разряда сумматора, выход которого соединен с входом распространения переноса через соответствующий разряд схемы формирования переносов, выход переноса полусумматора каждого разряда сумматора соединен с прямым входом второго элемента ЗАПРЕТ этого же разряда сумматора, выход которого соединен с входом генерации переноса в соответствующем разряде схемы формирования переносов, инверсные входы первого и второго элементов ЗАПРЕТ каждого разряда сумматора объединены и подключены к соответствующему входу установки границ данных в векторах слагаемых и сумм сумматора.


15

5


10

20


25




Фиі.




Фиг. 2




Фиг. 3




Фиг. 4




Фиг. 5




Фиг. 6



Фиг. 7



Фиг. 8



Фиг. 9

INTERNATIONAL SEARCH REPORT

International application No. PCT/RU 98/00449

| A. CLASSIFICATION OF SUBJECT MATTER IPC 6: G06F 15/18, 17/16, G05T 1/40, G06F 7/38, 7/50, 7/52, 7/544 According to International Patent Classification (IPC) or to both national classification and IPC | | | | | |
|---|--|--|-----------------------|--|--|
| B. FIELDS SEARCHED | | | | | |
| Minimum documentation searched (classification system followed by classification symbols) IPC 6: G06F 7/00, 7/38, 7/48, 7/50, 7/52, 7/544, 15/00, 15/18, 17/00, 17/10, 17/16; G05T 1/00, 1/20, 1/40; G06G 7/00, 7/48, 7/60 | | | | | |
| | on searched other than minimum documentation to the | | | | |
| | ta base consulted during the international search (name | of data base and, where practical, searc | th terms used) | | |
| C. DOCUM | ENTS CONSIDERED TO BE RELEVANT | | | | |
| Category* | Citation of document, with indication, where ap | propriate, of the relevant passages | Relevant to claim No. | | |
| A | US 5278945 A (AMERICAN NEURALOGICA (11.01.94), the claims, figures 3,5,9. | AL, INC.), 11 January 1994 | 1-3 | | |
| А | RU 2074414 C1 (AKTSIONERNOE OBSCHESTVO ZAKRYTOGO TIPA « NEIROMA-RD »), 27 February 1997 (27.02.97), the drawing, column 3. | | 1 | | |
| Α | WO 97/29437 A1 (SARNOFF CORPORATION Pages 3,4, figure 1. | N), 14 August 1997 (14.08.97) | Ī | | |
| , ,- A | Us 5644519 A (MOTOROLA, INC.), 01 July 1 | 1997 (01.07.97). | 4 | | |
| Α | SU 690477 A (V.A.KRIVEGO et al.), 15 Octob description, figure 1. | per 1979 (15.10.79), the | 4 | | |
| A altri in a | A.A PAPERNOV, Logicheskie osnovy tsifrovo M.Sovetskoe radio, 1972, pages 156, 157, figur | | . 4-6 | | |
| Α | EP 0253475 A2 (INMOS LIMITED), 20 Januar Figure 1. | ry 1988 (20.01.88), pages 3,4, | 2,7 | | |
| | | · | | | |
| | ner documents are listed in the continuation of box C. | Patent family members are l | | | |
| * Special categories of cited documents: "T" later document published after the international filing depriority date and not in conflict with the application but understand the principle or theory underlying the invert | | | | | |
| dered to be of particular relevance "E" earlier document but published on or after the international filing date | | "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot beconsidered to involve an inventive step when the document is combined with one or more other such documents, such | | | |
| "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) | | | | | |
| "O" document referring to an oral disclosure, use, exhibition or other means | | combination being obvious to a person skilled in the art "&" document member of the same patent family | | | |
| "P" document published prior to the international filing date but later than the priority date claimed | | | | | |
| | ctual completion of the international search 29 March 1999 (29.03.99) | Date of mailing of the international se 07 April 1999 (07.04. | | | |
| Name and ma | ailing address of the ISA/ | Authorized Officer | | | |
| • | R.U | Telephone No | | | |
| Form PCT/IS | A/210 (second sheet) (July 1992) | Page 1 of 2 | | | |

INTERNATIONAL SEARCH REPORT

International application No.
PCT/RU 98/00449

| C. (Continuation | on) DOCUMENTS CONSIDERED TO BE RELEVANT | |
|------------------|---|-----------------------|
| Category* | Citation of document, with indication, where appropriate, of the relevant passages | Relevant to claim No. |
| . A | RU 2022339 C1 (VINNITSKY POLITEKHNICHESKY INSTITUT), 30 October 1994 (30.10.94), columns 3,4, claims 1,2, figures 1,2. | 7 |
| Α | EP 0309348 A1 (ETAT FRANCAIS), 29 March 1989 (29.03.89), columns 5-8, 14-15, figures 1,8. | 7-8 |
| A | RU 2097826 C1 (KURSKY GOSUDARSTVENNY TEKHNICHESKY UNIVERSITET), 27 November 1997 (27.11.97), the description, figures 2,3. | 8 |
| A 30 | EP 0318075 A2 (N.V.PHILIPS' GLOEILAMPENFABRIEKEN GROENE-WOUDSEWEG), 31 May 1989 (31.05.89), the abstract, column 4, figure 1. | 8 |
| | | · |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | _ |
| | | |
| | | |
| | | |
| | | |
| 7: | | |
| | | · |
| | | |
| | | |
| | | |
| • | | |
| * . | | |
| | | |

отчет о международном поиске

Международная заявка № PCT/RU 98/00449

| А. КЛАССИФИКАЦИЯ ПРЕДМЕТА ИЗОБРЕТЕНИЯ: | | | | | | |
|---|--|--|--|--|--|--|
| • | G06F 15/18, 17/16, G06T 1/40, G06F 7/38, | 7/50, 7/52, 7/544 | | | | |
| Согласно международной патентной классификации (МПК-6) | | | | | | |
| В. ОБЛАС | СТИ ПОИСКА: | | · | | | |
| Проверенив | ый минимум документации (система классифик | ации и индексы) МПК-6: | "- | | | |
| G06F 7/00, 7/38, 7/48, 7/50, 7/52, 7/544, 15/00, 15/18, 17/00, 17/10, 17/16; G06T 1/00, 1/20, 1/40; | | | | | | |
| G06T 1/00, 1/20, 1/40; G06G 7/00, 7/48, 7/60 | | | | | | |
| Другая проверенная документация в той мере, в какой она включена в поисковые подборки: | | | | | | |
| Электронная база данных, использовавшаяся при поиске (название базы и, если возможно, поисковые термины): | | | | | | |
| С. ДОКУМ | ИЕНТЫ, СЧИТАЮЩИЕСЯ РЕЛЕВАНТН | ыми | · · · · · · · · · · · · · · · · · · · | | | |
| Категория* | | · · · · · · · · · · · · · · · · · · · | Относится к пункту № | | | |
| | | | i iii ii | | | |
| A | US 5278945 A (AMERICAN NEURALOGICA фиг. 3,5,9 | AL, INC.) Jan. 11, 1994, формула, | 1-3 | | | |
| Α | RU 2074414 C1 (АКЦИОНЕРНОЕ ОБЩЕСТ МА-РД") 27.02.97, чертеж, колонка 3 | ГВО ЗАКРЫТОГО ТИПА "НЕЙРО- | 1 | | | |
| . А | WO 97/29437 A1 (SARNOFF CORPORATIO фиг.1 | N) 14 August 1997 (14.08.97), c. 3,4, | 1 | | | |
| Α | US 5644519 A (MOTOROLA, INC.) Jul. 1, 19 | 997 | 4 | | | |
| A | SU 690477 A (В. А. КРИВЕГО и др.) 15.10.7 | 79, описание, фиг.1 | 4 | | | |
| Α | А.А. ПАПЕРНОВ, Логические основы цифро | овой вычислительной техники. М. | 4-6 | | | |
| | Советское радио, 1972, с. 156, 157, рис | | | | | |
| Х последую | ощие документы указаны в продолжении графы С. | данные о патентах-аналогах указаны | в приложении | | | |
| * Особые кат | гегории ссылочных документов: | "Т" более поздний документ, опубликован | ный после даты | | | |
| | нт, определяющий общий уровень техники | приоритета и приведенный для понима | • | | | |
| - | ранний документ, но опубликованный на дату ародной подачи или после нее | "X" документ, имеющий наиболее близкое поиска, порочащий новизну и изобрета: | | | | |
| • | | "Ү" документ, порочащий изобретательски | ** | | | |
| рованиі | | тании с одним или несколькими докум | ** | | | |
| "Р" докумен | нт, опубликованный до даты международной по- | категории | | | | |
| | о после даты испрашиваемого приоритета | "&" документ, являющийся патентом-анало | | | | |
| | ительного завершения международного поиска | | | | | |
| | 29 марта 1999 (29.03.99) | поиске 07 апреля 1999 (07.0- | 4.99) | | | |
| Наименование и адрес Международного поискового органа: | | Уполномоченное лицо: | | | | |
| Федеральный институт | | | | | | |
| промышленной собственности | | И.Загорбини | 12 | | | |
| Россия, 12 | 21858, Москва, Бережковская наб., 30-1 | , | | | | |
| Факс: 243-3337, телетайп: 114818 ПОДАЧА | | Телефон №: (095)240-2591 | | | | |

Форма PCT/ISA/210 (второй лист) (июль 1992)

ОТЧЕТ О МЕЖДУНАРОДНОМ ПОИСКЕ

Международная заявка № PCT/RU 98/00449

| C TOKYN | ИЕНТЫ, СЧИТАЮЩИЕСЯ РЕЛЕВАНТНЫМИ | |
|------------|--|-----|
| Категория* | Относится к пункту № | |
| A | EP 0253475 A2 (INMOS LIMITED) 20.01.88, с. 3,4, фиг.1 | 2,7 |
| A | RU 2022339 C1 (ВИННИЦКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ) 30.10.94, колонки 3,4, формула п.п. 1,2, фиг. 1,2 | 7 |
| A | EP 0309348 A1 (ETAT FRANCAIS) 29.03.89, колонки 5-8, 14-15, фиг. 1,8 | 7-8 |
| A | RU 2097826 С1 (КУРСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕР- СИТЕТ) 27,11.97, описание, фиг. 2,3 | 8 |
| A | EP 0318075 A2 (N.V. PHILIPS' GLOEILAMPENFABRIEKEN GROENEWOUDSE- WEG) 31.05.89, реферат, колонка 4, фиг. 1 | 8 |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |

Форма РСТ/ISA/210 (продолжение второго листа) (июль 1992)